アンプ＆リニア｜アナログ/インターフェイス｜FAQ｜技術サポート｜マイクロチップ･テクノロジー･ジャパン株式会社

FAQ

アナログ/インターフェイス

質問をクリックすると、回答が表示されます。

入力ピンのバイアス電流値および出力電圧レンジです。例えば、弊社バイポーラオペアンプの入力バイアス電流はnAオーダーですが、CMOSオペアンプでは1～10 pA程度です。出力電圧に関しては、バイポーラオペアンプの場合、電源電圧まで振る事ができません。

マイクロチップ社のオペアンプには、Vdd側に入力保護用ESDダイオードがありませんが、これは何故ですか?

CMOSオペアンプの特長は入力バイアス電流が微少であるという点です。ところが、入力保護用ESDダイオードがVdd側に存在すると、入力漏れ電流が大きくなってしまうという大欠点を生じます。入力保護用ESDダイオードをVdd側に備えた場合の長所と短所を比較検討した結果、備えない事にしました。なお、実用上支障がないようにシリコン設計を行っております。

マイクロチップ社のオペアンプは単電源用とうたってありますが両電源では使えないのですか?

下記の例にありますように両電源でも利用可能です。ただし、入力側にご注意ください。本来単電源用に設計されているオペアンプですので、入力電圧範囲は電源電圧の中点からの視点ではなくグランドレベルから見ての視点で設計されています。このため、レールツーレールではないオペアンプの場合、両電源で使うと実用入力電圧範囲は狭くなります。
DS22194D: MCP66x 60 MHzオペアンプデータシート

(DS22194D: MCP66x 60 MHzオペアンプデータシートより)

マイクロチップ社の計装アンプであるMCP6N11の構造は古典的な「オペアンプx2」もしくは「x3」の構造ではありませんが、どんな特徴がありますか?

オペアンプを複数個使用する計装アンプの場合、長所だけでなく短所もあり、性能を得るための次のような工夫が必要でした。すなわち波形の上下対称性を確保する事、CMRRを劣化させない事、CMRRが良好な範囲の周波数特性を拡張する事、最大入力電圧範囲を狭めない事、レールツーレール入力を確保する事、高い入力インピーダンスを確保する事等です。従来は電圧増幅型オペアンプを応用して計装アンプを構成してきましたが、MCP6N11では電流増幅/加算型の回路構造を採用しています。電流増幅型の場合、レールツーレール入力も高い入力インピーダンスも実現は難しいと言われておりますが、それらを克服した製品です。加えて、CMRRの周波数特性については、オペアンプの複数使用では得られない性能を達成しています。

(DS25073A_JP MCP6N11データーシートより)

CMOSオペアンプはどんな製品でもレールツーレール出力なのですか?

弊社で把握している限り、CMOSオペアンプの出力は全てレールツーレール出力です。これは、CMOSオペアンプが、出力振幅電圧と同じ程度の電源電圧範囲さえあれば実現可能であるためです。この点が、バイポーラオペアンプとは異なる点です。

レールツーレールではないCMOS オペアンプの入力差動増幅器(単電源用)は、なぜPMOSで構成されているのですか? NMOSで構成すると、もっと高性能になると思うのですが。

PMOSを使うと電源電圧を処理範囲に含める事ができず、NMOSを使うとグランド電圧を処理範囲に含める事ができません。実際の設計において、グランド電圧が処理範囲に含まれる方が遥かに有益です。これがPMOSを使う理由です。

ローパスフィルタで使用しているオペアンプの出力に高い周波数のノイズが観測される事があります。なぜローパスフィルタの出力に高い周波数のノイズが存在するのか不明です。

当該応用回路が負帰還ループ内に直列容量を持っている場合、例えばミラー積分回路のような場合、ご質問のような現象が見られます。
オペアンプの高域においてはオープンループゲインの下がり始めから出力インピーダンスが高くなっていきます。オープンループゲインが0 dBとなるような周波数よりも高い周波数では、オペアンプは交流的には、もはや等価的に切断されてしまいます。このような場合、直列容量は負帰還用としては機能しておらず、交流結合によって入力信号を出力にバイパスしている状態です。この状態を改善するには、当該オペアンプの前段に受動型のRC積分型ローパスフィルタを設け、かつバンド幅が広いオペアンプに交換する方法があります。
ただし、バンド幅の広いオペアンプは静止電流が多い傾向にあります。そのため、低消費電力も実現したい場合、MCP642xのような静止電流が少ないオペアンプを使うのも1つの案です。MCP642xの場合、EMI除去比が大きいというメリットもあります。下記はMCP642xの EMI除去比の周波数特性です。
FIGURE2-36

6 dB/オクターブよりも急峻なローパスフィルタが必要であり、基板面積の制約、オペアンプのオフセット/ドリフト問題を回避したい等の理由で、アクテイブフィルタではなくRCで構成されたローパスフィルタ回路の2段重ねで実現したいのですが肩特性が甘いため良好な特性が得られません。特性を少しでも悪くしない方法はないでしようか?

RCで作ったローパスフィルタ回路を2段重ねで構成する場合、2段とも同じ値のCRを使うと肩特性が甘くなります。1段目からみて2段目の抵抗を10倍、容量を1/10にすると、時定数は同じですが1段目から見て負荷抵抗が大きくなった分だけ1段目の負担が軽くなります。これは2段目からみると信号源抵抗が減少している事にもなります。その結果、肩特性が多少改善されます。上記では抵抗比を1:10としましたが、もっと抵抗比を大きくすると効果も高まります。ただし、ノイズが増加しますので注意が必要です。なお、このアイディアに基づく回路の特性改善による定量的効果については弊社までお問い合わせください。

Microchip社製オペアンプのオフセット校正にはどんな方法がありますか?

弊社のオペアンプのオフセット校正には以下の3つがあります。

不揮発性メモリ(NVM)による方法
ゼロドリフト (オートゼロ)による自動校正
弊社独自のmCALと呼ぶ方法

この他に、オフセット校正を行わない製品も提供しています。

Microchipのオペアンプの各種オフセット校正の特徴をそれぞれ簡単に教えてください。

下表は弊社応用ノート、『AN1177 - オペアンプを使用したデザインの精度: DC 誤差』(DS01177A_JP)からの抜粋です。表中、General Purposeは校正を行わない汎用品、Trimmedは不揮発性メモリ(NVM)により校正する製品、Auto-calibratedは、弊社独自のmCALを使う製品、Auto-Zeroedはゼロドリフト採用製品を表します。点数が高い方が高性能です。また表には載ってはおりませんが、Auto-Zeroedの場合、毎秒何万回も校正を行うので1/fノイズは消失します。

オペアンプの特徴

『AN1177 - オペアンプを使用したデザインの精度: DC誤差』(和文)

Microchipのオペアンプで出荷前校正済みの製品はレーザーによる校正ではなくNVM(不揮発性メモリ)による校正だとの事ですが、どんな特長があるのですか?

まず比較の前に、レーザーによる校正とNVM(不揮発性メモリ)による校正の概要を説明します。その後で両者を比較します。
レーザーによる校正はウェファー段階における校正です。校正後にウェファーからダイを切り出し、そのダイをプラスチックで封止後、出荷検査を経て製品にします。
一方NVMによる校正では、未校正のダイをプラスチックで封止、その後の出荷検査の段階で個々の半完成品からオフセットを読み出し、そのオフセットをキャンセルする値をチップ内のNVM (EPROM)に書き込みます。
両者の大きな違いは、校正前に熱を加えるか校正後に熱を加えるかです。
まず、レーザーによる校正すなわち校正後に熱が加わる方法について考えてみます。
この方法で注目すべきは、プラスチックによる封止時にプラスチック、アルミ、シリコンの異なる3種の物質が接触した状態で加熱されるという事です。この時、上記3種類の物質は熱によって膨張し、その後温度低下に伴い収縮します。ところが、収縮後も完璧に元の状態には戻る事ができません。すなわち、非可逆的変化が発生します。このためシリコンは歪による残留応力を受ける事となります。シリコンは電歪材料であるため歪応力を受けると発電します。この発電がプラスチックによる封止前には存在しなかったオフセットを生じさせます。すなわち、ウェファー段階でのレーザーによるオフセット校正は、オフセット校正後に新たなオフセットを生みだしている事です。なお、下記の参考文献では“パッケージシフト”という言葉で説明されています。

参考文献: 藤森、オペアンプの過去/現在/未来使いこなすための基礎知識(前編)、日経エレクトロニクス誌、p84～p87、1027号、2010年4月5日

一方NVMによる校正では、プラスチックによる封止で歪応力を受けた後にオフセットを校正する事となります。すなわち、オフセット校正後に生じる新たなオフセットは温度変化や時間経過によるドリフト分のみです。レーザーによる校正のように、ウェファーの機械的応力により発生する歪応力が原因のオフセット変化はありません。
従って、NVMによる校正の方が長期的に安定しています。

Microchip社製オペアンプの各種オフセット校正のうち、ゼロドリフト (オートゼロ)とはどんな方式ですか?

下図は弊社製ゼロドリフトオペアンプであるMCP6V0xの内部ブロックダイヤグラムです。主たる増幅を司る主ブロックと、オフセットを監視するブロック(Null Amp)を内蔵しています。このNull Ampのオフセット特性は、主ブロックのオフセットと等しくなるように設計されています。Null Ampの入力を短絡すると、Null Ampの出力にはオフセットが生じます。このオフセット量を主ブロックのオフセットキャンセルに用いています。また、Null Ampは2個あり、毎秒数万回切り替えながら主ブロックのオフセットをキャンセルしています。
毎秒数万回オフセットをキャンセルするため、実質的にはドリフトも補償しています。このため、弊社ではゼロドリフトと呼んでいます。
また、オペアンプにありがちな1/fノイズも毎秒数万回オフセットをキャンセルする事により消失します。

MCP6V0X

Microchip社製オペアンプの各種オフセット校正のうち、MicrochipがmCALと称している校正方法はどのようなものですか?

下図はmCAL採用製品のうち、単一回路入りのMCP651(S)のピン配置図です。
両方とも電源投入時には自動的にパワーオンリセットを行い、自らオフセットを測定してその結果を保存します。測定結果の保存が終わるまでは校正期間であり、最大300 ms必要です。この間、オペアンプとしては機能しません。校正期間後は、保存したオフセット測定結果を利用してオフセットを校正します。
なお、MCP651の第8ピンがHighの時の出力は高インピーダンスであり、非動作状態です。このピンがLowとなって動作が開始した直後には、電源投入時と同様にオフセット測定が始まります。その後自動的に通常のオペアンプ動作モードに移行します。ただし、この時は電源投入時とは異なり校正期間に必要な時間は4～8 msのみです。
チップ内には保存しているオフセット量に対してパリティチェックを行う機構があります。例えば、アルファ線等のエネルギで保存内容が壊されてしまった場合はパリティが変わるため、これを認識し自動的にパワーオンリセットを行い、電源投入時と同様の動作をします。ドリフトと1/fノイズは、不揮発性メモリを使ったオフセット校正の場合と同じです。

MCP651 mCAL Single PKG

校正を行わないタイプも含めた4種のオペアンプについて、ドリフトとオフセットについて概要を教えてください。

下に図示しました。縦軸はオフセットの絶対値を表しています。
mCALの場合、一定時間経過後に手動でオフセット再校正を行った場合について示しています。もし再校正をしなかった場合のドリフトは、校正なしの場合またはNVMによる校正の場合と同様の変化を示します。

各種校正方法の比較(オフセットおよびドリフト)

Microchip社製オペアンプは電源電圧レンジを超える大振幅電圧入力信号を与えた場合に出力反転を生じませんか?

いいえ、どのオペアンプのデーターシートにもそのような事はない旨記載しております。さらに、そのような波形を印加した場合の出力波形も掲載していますので御安心してお使い頂けます。
下記はMCP601/2/3/4のデーターシート(DS21314G)からの引用です。電源電圧以上の信号電圧を与えようが、グランドレベル以下の信号電圧を与えようが、出力は反転せず飽和出力を示しています。

FIGURE 2-33:The MCP601/1R/2/3/4

2/4回路入りのオペアンプでは、ドリフトを初めとする各種パラメータについて回路間に相関がありませんか?

意図的に相関性を排除しています。
これは、相関を持たせるとクロストーク量が増加したり、性能に悪影響を及ぼすためです。この悪影響は非線形のため除去できません。弊社では、電源バスやグランドバス等の電源配線を含めて相互干渉を極小にする設計をしています。ドリフトを初めとする各種パラメータには回路間での相関性はなく、似た傾向を示す事もありません。

Microchip社製オペアンプは概して漏れ電流が極小なのですが、ただ一種だけ漏れ電流の多いオペアンプがあります。これはどうしてですか?

ご指摘の製品はMCP616/617/618/619というBiCMOS製品です。入力がPNPバイポーラトランジスタによる差動増幅器で構成されているため、ベース電極からの漏れ電流が入力ピンから信号源側に流れます。これが漏れ電流の多い理由です。
MCP616/617/618/619を使う際に注意する点が1つあります。この製品はオフセット校正済みですが、この漏れ電流のため信号源側に純抵抗成分がある場合、この純抵抗成分に電位差を発生させます。そのため、応用上のオフセットが大きくなりますのでご注意ください。

レールツーレール入力でないCMOSオペアンプでも出力はレールツーレールなのですか? また、CMOSオペアンプでは出力は必ずレールツーレールなのですか?

はい、CMOSオペアンプであれば出力は必ずレールツーレールです。
CMOSの出力特性は純抵抗性であるため、出力回路には保護素子としての直列抵抗を要しません。その結果、出力は必ずレールツーレールとなります。入力構造とは無関係です。なお、出力回路には最大出力電流を制限する保護回路があります。ただし、この保護回路は出力の電流経路に直列的に挿入してあるわけではありません。従って、レールツーレール出力に影響する事はありません。

レールツーレールのオペアンプでは実際どれくらいの出力振幅幅が得られるのですか?

出力電圧振幅についてデーターシートでは、オペアンプの負荷として一定の抵抗を接続し、電源電圧を一定にして、出力トランジスタを飽和させた状態で規定しています。
MOSトランジスタは抵抗性のため、負荷電流を増減すると、それに応じて出力電圧が線型的に変化します。この特性曲線はどのオペアンプのデーターシートにも掲載しています。下記はMCP6000のデーターシートからの引用です。

出力電流振幅と出力電圧ヘッドルームの関係

Microchip社製オペアンプはほとんどがユニティゲインで安定ですが、全てがそうなのですか?

いいえ、そうではありません。MCP6141/2/3/4だけは、非反転増幅器として使う場合、最低ゲインを10倍で使ってください(反転増幅器として使う場合の最低ゲインは-9倍以上)。そうでないと不安定になり発振する可能性があります。
下図は、MCP6141/2/3/4のデーターシート(DS21668D)からの引用です。開ループ特性においてゲイン=0dBの時に既に位相は180度以上も遅れている事が分かります。非反転増幅でゲイン10倍とすれば、位相余裕は60度確保できるため安定動作します。
なお、このMCP614x系の製品がこのような特性になっているのは、同一I_Qの他の製品に比べるとGBWPが広くなるように設計したためです(注1)。またスルーレートも同一GBWPチップ程度を維持しています。そのトレードオフとして、バッファアンプ (=ボルテージフォロワ)としての応用を犠牲にしたのです。
(注1: I_Q = 0.6 uA程度の他製品と比較するとMCP614xのGBWPは100 kHz、一方、ユニティゲインで応用可能なMCP604xのGBWPはわずか14 kHzです。)

FIGURE 2-14:Open-Loop Gain, Phase vs. Frequency.

FIGURE 2-14:Open-Loop Gain, Phase vs. Frequency.

レールツーレール入力の製品で、電源電圧近くの入力信号とグランド近くの入力信号では、出力オフセット電圧は異なるのではないですか?

その通りです。入力部の差動増幅器のソース側電位近くでは、増幅可能領域外の入力電圧を増幅できません。差動増幅器がPMOSの場合、電源電圧側は測定できません。そのため、レールツーレール入力の製品では、PMOSによる入力差動増幅器と併せてNMOSによる差動増幅器も並列で使っています。NMOSの差動増幅器が電源電圧側を担当しています。
PMOSによる差動増幅器とNMOSによる差動増幅器は、信号領域を均等に担当しているかと言えばそうではありません。もしそんな割り振りにすると信号振幅電圧範囲中央あたりで担当が切り替わる際、出力オフセット電圧にも差が出てしまうからです。PMOS差動増幅器とNMOS差動増幅器を並列に使うのですが、動作はPMOS側を優先させています。これは、グランド優先の設計をしているためです。PMOSとNMOSの動作が切り替わる際にオフセットの相違が出力電圧に表れるのを避ける事はできません。
単電源のオペアンプの場合、グランド優先の設計をするためオフセットの切り替わりを電源電圧側に偏らせています。このような特性があってもレールツーレール入力を使うか、このような特性を避けるためにレールツーレール入力を使わないかは大変重要な課題です。応用設計にあたっては必ず考慮してください。詳細は弊社応用ノートAN722 Operational Amplifier Topologies and DC Specifications (英文)の第5ページに記載しています。
なお、レールツーレール入力の場合の入力電圧とオフセット電圧の変化について、弊社オペアンプのデーターシートでは Input Offset Voltage vs. Common Mode Input Voltage というグラフを記載しています。下記はMCP629xのデーターシート(DS21812E)からの引用であり、電源電圧が5.5 Vの時の特性です。PMOS側とNMOS側の切り替えが信号電圧の中央あたりではなく電源電圧側に偏った4 Vあたりになっているのが良く分かります。

Input Offset Voltage vs. Common Mode Input Voltage

Input Offset Voltage vs. Common Mode Input Voltage

Iqの小さなオペアンプはGBWPが狭いですし、逆にIqの大きなオペアンプはGBWPも広い傾向にあります。これはどうしてですか?

直感的にわかり易い例をあげて説明します。
真空管であれバイポーラトランジスタであれ CMOSプロセス技術であれ、またデジタル/アナログを問わず、「プロセス技術が同じであればバンド幅と消費電力との積は一定」という法則があります。電圧増幅器ではプレート/コレクタ/ドレインの抵抗を大きくするとゲインも大きくなり、消費電流は小さくなりますがバンド幅は狭まります。オペアンプに当てはめると、Iqの小さなオペアンプはGBWPが狭く、逆にIqの大きなオペアンプはGBWPが広くなります。
下記は弊社のオペアンプ製品のGBWPとIqとを両対数グラフにプロットした図ですが MCP614x以外はおおむね直線状に並んでいます。MCP614xは小さなIqでも広いGBWPが得られるような設計をしたのですが、ボルテージフォロワ/バッファでは使えません。MCP614xを非反転増幅器として使う場合はゲインを10倍以上、反転増幅器として使う場合はゲインを9倍以上でお使いください。

オペアンプ製品のGBWPとIqとを両対数グラフにプロットした図

GBWPとスルーレートは関数関係にはないけれども強い相関があるのですか？

その通りです。下記は弊社オペアンプ製品のGBWPに対してスルーレートを両対数グラフでプロットした図です。非常に強い相関があります。ただし直接的な関数関係はありません。

GBWPの広いオペアンプのスルーレートは大きいので、パルス伝送に向いていますか?

おおむねその通りと言えます。GBWPとスルーレートには強い相関があります。
スルーレートと関数関係にあるパラメータはGBWPではなく、むしろFPBW (Full Power Band Width)です(注1)。FPBWはデーターシート内に"Maximum Output Voltage Swing vs. Frequency"のグラフとして記載している場合があります。
GBWPはオペアンプに負帰還をかけて使用し、微小なアナログ信号を扱う場合に役に立つパラメータです。一方、スルーレートは負帰還の有無には関係なく、方形波や大振幅の正弦波を扱う時に役立つパラメータです。
下記は、MCP66x系高速オペアンプ(GBWP = 60 MHz)のデーターシート(DS22194D)からの引用です。
注1: FPBW = スルーレート / (円周率*Vpp); (Vpp=正弦波出力に飽和がない状態でのVdd-Vss間の最大振幅値)

Maximum Output Voltage Swing vs. Frequency

Maximum Output Voltage Swing vs. Frequency

オペアンプのFPBWとスルーレートは関数関係にあるそうですが、どんな関係ですか?

まず、直感的な理解のためには、スルーレートと同じ勾配の三角波がフルスイングするのに要する時間の2倍 = フルスイングできる最高周波数の一周期時間と同じと考えればいいでしよう。すなわち、最高周波数は概算で SR/(2*Vdd) です。

Maximum Output Voltage Swing vs. Frequency

FPBW とスルーレートとの関係

次の3個の条件で関係式を導きます。

F = ある単一正弦波の周波数で、かつフルスイングを出力できる最高周波数(=FPBW)
Vpp = 当該正弦波出力に飽和が見られない状態でのフルスイング
当該正弦波の出力がフルスイングの時、振幅中心を通る時の接線の勾配 = 当該オペアンプのスルーレート

上記のもとで

当該正弦波出力波形 = (Vpp/2)*sin(2*pi*F*t)
⇒ 当該正弦波出力波形の傾き = 上記の微分値 = (2*pi*F*Vpp/2)*cos(2*pi*F*t)
当該正弦波出力の勾配が最大時に振幅の中心を通る ⇒ cos値=1
⇒ pi*F*Vpp = 当該オペアンプのスルーレート (F = FPBWである事に注意)
よってFPBW = SR/(pi*Vpp);

下記アプリケーションノート(p. 8)に、SAR ADC入力用前置アンプにオペアンプを使った場合の、標本化周波数からみた使用オペアンプのFPBWに対する要件についての考察があります。(注: 本書で説明しているMCP601のFPBWは、当時約80 kHzでした。2014年8月現在では約140 kHzです。)

アプリケーションノート『AN0723 - オペアンプのAC仕様とアプリケーション』
リンク先 http://ww1.microchip.com/downloads/jp/AppNotes/00723A_JP.pdf

オペアンプをコンパレータとして使いたいのですが、静止電流が同程度であれば速度(遅延時間)も同程度と考えても良いですか?

必ずしもそうとは言えません。オペアンプとコンパレータは全く異なる性格を持っています。
弊社の高速コンパレ―タであるMCP656xを例に取ります。この製品の静止電流は1回路あたり約100 μA (typ.)です。扱う事のできる信号の最高周波数は、電源電圧により2～4 MHzです。これと静止電流が同程度のオペアンプにはMCP6001とMCP6271があります。コンパレータ出力はHighかLowかの2値なので、扱う事のできる周波数はGBWPではなくFPBWで考えないといけません。そうなると電源電圧が5 Vの時、MCP6001のFPBWは38 kHz、MCP6271のFPBWは70 kHzです。すなわち、コンパレータの1/10以下の周波数までしか扱う事ができない事が分かります。従って、遅延時間も概ね10倍の値です。

コンパレータ製品を使わずにオペアンプで代用する場合、どんな事に注意したら良いでしょうか?

コンパレータ製品は必ずヒステリシスを持っています。そのため、緩やかに変化する信号やグランドに雑音電圧を含む環境でも出力にチャタリングを生じると言う事はありません。しかし、オペアンプの場合には元々ヒステリシスがないため、応用によってはチャタリングを生じ、その対策が必要です。

なぜオペアンプの負荷が容量性の場合には直列抵抗を挿入しないといけないのですか?

弊社オペアンプのデーターシートには、負荷に容量が接続されている場合、安定動作に必要な直列抵抗の推奨値を掲載しています。また、弊社アプリケーションノート AN723 『オペアンプのAC仕様とアプリケーション』の図18には、「ほとんどの場合、抵抗をアンプ出力と容量性負荷の間に挿入する事で、不要な発振を回避できる」とあります。ここでは、直感的に分かるような説明を試みます。
オペアンプの開ループ周波数特性(AOL)は、元々-6 dB/octの減衰特性を持っているため、閉ループ周波数特性(ACL)と交差する周波数でも-6 dB/octの角度で交差します。そのため、発振せずに安定動作します((a)点)。負荷に容量(CL)を接続するとオペアンプのAOLに極が表れます(fp1)。そのため、極の周波数より高い帯域ではさらに減衰勾配が大きくなり、-12 dB/octの減衰特性となります。そうなると、ACLと交差する周波数でも-12 dB/octで交差する事になります((b)点)。すると発振しやすい不安定な動作となります。
そこで、容量(CL)以外に抵抗(RISO)をオペアンプの出力に直列挿入するとAOLが変化します。すなわち、AOLの極(注1)の位置は、負荷容量(CL)とオペアンプの開ループ出力抵抗(RO)に加えてさらに負荷抵抗(RISO)が直列的に追加されるため若干低い周波数側に移動します(fp2)。しかし同時にこの負荷抵抗(RISO)および負荷容量(CL)によってゼロ点(注2)も移動します(fz2)。なぜならば、当該オペアンプの出力ピンから見ると、このRISOとCLの直列負荷のインピーダンスは、fz2の周波数以上では単にRISOだけと考える事ができるためです。
新たにできたゼロ点(fz2)のおかげで、それまでのゼロ点の位置(fz1)がさらに低い周波数に移った事になります。その結果、AOLとACLが-6 dB/octで交差する周波数もゼロ点が低い周波数に移動すれば、回路は再び安定動作します(( C )点)。
AOLとACLの交差角度が-6 dB/octで安定、-12 dB/octでは不安定となる事については、前述のAN723で説明しています。
(注1) 極における周波数とは、ローパスフィルタのカットオフ周波数と考えれば理解しやすいでしよう。
(注2) ゼロ点における周波数とは、ハイパスフィルタのカットオフ周波数と考えれば理解しやすいでしよう。

Maximum Output Voltage Swing vs. Frequency

MCP602xとMCP629xの違いは、オフセット校正されているかいないかだけですか?

両者は歪特性が異なります。
MCP602xのデータシートには歪特性が載っていますが(THD: Total Harmonic Distortion plus Noise) (注1)、MCP629xのデーターシートには載っていません。
歪特性も仕様化されているデバイスは音響信号増幅用に開発されたという経緯があります。ですが、応用としてはそれだけに留まらずバンド幅が許す限り変調用にもお使い頂くと良好な場合があります。試しに波形解析/統計機能付きオシロスコープで出力波形を観測すると、違いがよく分かります。
さらに、MCP6021の8ピン版およびMCP6023には、Vdd/2を出力するピンがあります。このピンを使う事で、Vdd/2の電位を中点とした交流信号を扱う事ができます。
注1: 歪特性を仕様化しているオペアンプ製品は、MCP602xファミリ以外ではMCP62x、MCP63x、MCP65x、MCP66xだけです。

オペアンプの出力信号振幅を入力信号振幅よりも小さくする事はできますか?

反転増幅器の場合には可能です。これは、入力抵抗と負帰還抵抗の比だけで増幅度が決まるためです。しかし、非反転増幅器の場合、最低ゲインが1ですので出力信号幅を小さくする事はできません。

オペアンプの反転増幅器でゲインを1/2で使っています。周波数特性をGBWPの2倍にしようと考えたからです。しかし、高い周波数帯域で期待したほどの振幅が得られません。

オペアンプの信号帯域は、GBWPをノイズゲインで除算して得られます。ノイズゲインは非反転増幅器のゲインと同じなので[反転増幅器の符号なしゲイン+1]です。従って、ゲインが-1/2の反転増幅器の場合のノイズゲインは1+1/2=3/2となります。すなわち帯域幅は GBWP/(3/2) = (2/3)*GBWPであり、元のGBWPの67%の帯域幅しか得られません。

反転型増幅器で、増幅可能な帯域幅での性能はきちんと得られています。ところが、その周波数帯域よりもずっと高い周波数帯域で、あるはずがない出力信号が観測されてしまいます。これは一体なぜですか?

オペアンプへの負帰還が有効な周波数帯域では、出力インピーダンスは低く保たれています。しかし、GBWPを超えた周波数ではもはや負帰還は無効となり、出力インピーダンスはある高い値のままとなります。反転増幅器の場合、入力信号は入力抵抗と負帰還抵抗あるいは抵抗網を介して出力ピンに到達しています。しかし、出力インピーダンスが低い周波数帯域では、低い周波数成分の雑音はオペアンプの出力に吸収され、出力されません。雑音周波数が高くなるにつれオペアンプの出力インピーダンスが上昇し、吸収されずに外部に出力されるのです。

反転型増幅器で、信号源に漏れ電流の悪影響を与えないように、1 ~10 MΩオーダーの非常に高い値の入力抵抗を使う必要があります。 (a)入力がない場合には出力がないので発振しませんが、入力があると出力波形が発振気味です。 (b)パルスを与えると出力波形の立ち上がりが非常に遅いです。

(a) 反転型増幅器の入力抵抗値が1~10 MΩオーダーの場合、トランスインピーダンスアンプ構造と見なす事ができる場合があります。その場合、高域周波数特性にピークが生じています。すなわち位相余裕が大変小さくなっています。負帰還抵抗に並列に容量を接続して積分型補償をすると、発振を抑える事ができます。詳細は、アプリケーションノートAN951で解説しています。
(b) オペアンプには、入力ピンに等価的寄生容量が存在します。外付けの入力抵抗とこの寄生容量の積の時定数回路が遅延を生じる原因です。パルスを通すだけが目的であれば、入力抵抗と並列に容量を接続すると特性を改善できます(スピードアップコンデンサ)。ただし周波数特性に大きな影響を与えるため、周波数特性を確認する必要があります。
このような高抵抗の代わりにボルテージフォロワバッファを挿入する方法もあります。この場合、ボルテージフォロワバッファの非反転入力を信号源に接続します。オフセットを補償する必要がありますが、こちらは高抵抗による立ち上がりの遅さを解決するより容易です。

温度が150℃まで特性保証されているオペアンプ製品がありますが、それ以外の製品とは何が違うのでしょうか?

高温になるにつれて劣化する特性のうち、最も大きく影響を受けるのは入力ピンからの漏れ電流です。150℃まで動作保証可能な製品の場合、高温になるにつれ漏れ電流は増大しますが150℃でも実用に耐えます。

ブリッジ出力をオペアンプまたは差動増幅器に入力するとどんな問題を生じるのですか?

ブリッジを構成する要素を鳳-テブナンの法則を用いてオペアンプの等価入力抵抗に換算してみると、センサの抵抗値が入力抵抗の一部になっているという事が分かります。これはすなわち、センサの抵抗値が変化するとブリッジ出力だけでなくオペアンプのゲインも変化してしまう事を意味します。これではセンサ出力が線形であってもオペアンプ出力を補正しなくてはいけない事になり、マイコン等が必要になってしまいます。