

CAN FD SBC ファミリ - LIN トランシーバ、LDO、 ウォッチドッグを統合し、CAN パーシャル ネットワ ーキングのオプションを持つシステムベース チップ ATA658x データシート



特長

- ISO 26262 機能安全対応(最高 ASIL B)、IEC 61508 対応(最高 SIL 2)
- ISO 11898-2: 2016 と SAE J2284-1~SAE J2284-5 に完全に準拠する CAN FD トランシーバ
 - ISO 11898-2: 2016 に従う自律的バスバイアシング
 - 標準 CAN 公称ビットレート: 最大 1 Mbit/s、CAN FD データ ビットレート: 最大 5 Mbit/s
 - TXD ドミナント タイムアウト機能
 - 幅広いコモンモード レンジを持つ差動バスレシーバ
 - RXD のリセッショへのクランピングを検出
 - 過熱シャットダウンおよび低電源電圧時に CAN トランシーバをバスから解放
 - バスピンを GND と VCC への短絡から保護
- ISO 17987-4 と SAE J2602-2LIN に準拠する LIN トランシーバ
 - TXD ドミナント タイムアウト タイマ
 - バスピンを GND とバッテリーへの短絡から保護
- 4 Mbit/s SPI インターフェイス
- 低 EME (電磁波放射)、高 EMI (電磁環境耐性)
- バスピンの高い静電気放電(ESD)対応能力
- 非常に低消費電力のスリープおよびスタンバイ モードと完全な復帰機能
- 5つの動作モード:
 - パワーオフモード
 - マイクロコントローラ リセットモード
 - スリープモード
 - スタンバイモード
 - ノーマルモード
- 復帰要因:
 - ISO 11898-2:2016 に従う CAN リモート復帰パターン
 - ISO 11898-2:2016 に従う CAN リモート復帰フレーム (選択的復帰、ATA6585/6/7/8 のみ)
 - WAKE および WAKE2 ピンによるローカル復帰
 - 2x LIN バス リモート復帰
 - SPI を介するホスト復帰
- 復帰要因の識別
- VS、VCC、VCC_SENSOR ピンでの低電圧検出
- レギュレータ(CAN、LIN、VCC、VCC_SENSOR)の過熱保護と過熱シャットダウン要因選択機能
- バッテリ電源とバスピンを電氣的過渡現象から保護(ISO 7637 に準拠)

- V_{VS} 動作電圧: 最高 28 V、 V_{VS} DC 電源電圧: 最高 40 V
- μC (MCU)に依存しないクロック源によるウォッチドッグ機能
 - ウォッチドッグはウィンドウ モードとタイムアウト モードで動作可能
 - ウォッチドッグ タイムアウト モードでの周期的復帰(オプション)
 - 選択可能なウォッチドッグ周期
 - 選択可能なウォッチドッグ リセットパルス長
- リンプホーム(LH) – 異常出力端子の高電圧が VCC に非依存
- 5 V/150 mA 低ドロップアウト電圧レギュレータ - VCC LDO
 - 精度: $\pm 2\%$
 - 電流制限: 160 mA 以上
 - 出力トランジスタの最大オン抵抗($R_{DS(on)}$): 5 Ω
 - 短絡保護
- 第 2 の低ドロップアウト電圧レギュレータ (5 V/3.3 V 85 mA) ($VCC_{\mu C}$ - ATA6582/3/7/8 のみ)
 - 精度: $\pm 2\%$
 - 電流制限: 120 mA 以上
- 5 V/3.3 V 30 mA センサ電源電圧 – VCC_SENSOR
 - 精度: $\pm 2\%$
 - 電流制限: 30 mA 以上
 - SPI 経由で出力電圧レベルを設定可能
 - 出力負荷コンデンサ(セラミック)による優れた過渡応答性
 - GND およびバッテリーへの短絡から保護
 - 高 ESD 耐性
- リセットパルス長が設定可能な入出力リセットピン(NRES)により幅広いマイクロコントローラをサポート
- AEC-Q100 認証済み
- 2つの周囲温度グレードが選択可能:
 - ATA658x-GTQW1-VAO、ATA658x-GUQW1-VAO: 最高 $T_{amb} = +125\text{ }^{\circ}\text{C}$
 - ATA658x-GTQW0-VAO: 最高 $T_{amb} = +150\text{ }^{\circ}\text{C}$
- SAE J2962-2 に完全準拠の CAN FD トランシーバ
- SAE J2962-1 に完全準拠の LIN トランシーバ
- OEM Hardware Requirements for CAN Interfaces in Automotive Applications、Rev. 1.3 に対応
- OEM Requirements for Partial Networking、Rev. 2.2 に対応
- 18 ピン VDFN および 26 ピン VDFN ウェットブル フランク パッケージ (湿度感受性レベル 1)
- ファミリ全体でピンとフットプリントが互換

概要

ATA658x デバイスファミリには以下の 8 タイプの製品が含まれます:

- **ATA6580/85:** CAN システム バイアスチップ(SBC): 1x CAN トランシーバ(CAN パーシャル ネットワーキングはオプション)、1x 5V 150mA 低ドロップアウト電圧レギュレータ、1x 5V/3.3V 30mA センサ電源
- **ATA6581/86:** CAN-LIN システム バイアスチップ(SBC): 1x CAN トランシーバ(パーシャル ネットワーキングはオプション)、1x LIN トランシーバ、1x 5V 150mA 低ドロップアウト電圧レギュレータ、1x 5V/3.3V 30mA センサ電源

- **ATA6582/87:** CAN-LIN システム バイアスチップ(SBC): 1x CAN トランシーバ(パーシャル ネットワーキングはオプション)、2x LIN トランシーバ、1x 5V 150mA 低ドロップアウト電圧レギュレータ、1x 5V 85mA 第2低ドロップアウト電圧レギュレータ、1x 5 V/3.3 V 30mA センサ電源
- **ATA6583/88:** CAN-LIN-LIN システム バイアスチップ(SBC): 1x CAN トランシーバ(パーシャル ネットワーキングはオプション)、2x LIN トランシーバ、1x 5V 150mA 低ドロップアウト電圧レギュレータ、1x 3.3V 85mA 第2低ドロップアウト電圧レギュレータ、1x 5 V/3.3V 30mA センサ電源

ISO 11898-2: 2016 に準拠する最大 5 Mbit/s の高速 CAN トランシーバは車載アプリケーション向けに設計されており、CAN プロトコル コントローラ(を備えたマイクロコントローラ)に差動送受信能力を提供します。本デバイスは改良された電磁適合性(EMC)と静電気放電(ESD)性能を備え、非常に低消費電力です。加えて、本デバイスは以下の機能を提供します。

- 電源電圧 Off 時に CAN バスに対して理想的なパッシブ動作特性
- 電源電圧 3.3V/5V のマイクロコントローラと直接接続可能
- ローカルおよびリモート復帰をサポートする先進の低消費電力マネジメント機能(VCC 出力が Off であっても常時利用可能)
- バスライン短絡検出とバッテリー接続検出を含む保護/診断機能

LIN トランシーバは LIN 仕様 2.0、2.1、2.2、2.2A、ISO 17987-4、SAE J2602-2 に準拠し、車載の低速データ通信(例: 利便性向上機能向け)を処理可能です。LIN ドライバの改良されたスロープ制御により、信頼性の高いデータ通信(最大 20 kbit/s)を確保します。

バッテリーに恒久的に接続されるアプリケーションの消費電流を最小化するため、本ファミリの全てのデバイスは低消費電力モードを備えています。低消費電力モードからの復帰はバス上のメッセージ、高電圧対応復帰ピン、SPI (ATA6582/3/7/8 のみ、VCC_μC が有効時)により可能です。


表 1. ATA658x ファミリデバイスの一覧

デバイス	CAN PN	LIN	5V LDO	3.3V LDO	パッケージ	グレード 0	グレード 1	概要
ATA6580-GTQW0-VAO			x		DFN18	x		CAN SBC: CAN トランシーバ(選択的復帰なし)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6580-GTQW1-VAO			x		DFN18		x	CAN SBC: CAN トランシーバ(選択的復帰なし)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6581-GTQW0-VAO		x	x		DFN18	x		CAN-LIN SBC: CAN トランシーバ(選択的復帰なし)、CAN FD 対応、LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6581-GTQW1-VAO		x	x		DFN18		x	CAN-LIN SBC: CAN トランシーバ(選択的復帰なし)、CAN FD 対応、LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6582-GUQW1-VAO		2x	2x		DFN26		x	CAN-LIN-LIN SBC: CAN トランシーバ(選択的復帰なし)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=5V
ATA6583-GUQW1-VAO		2x	x	x	DFN26		x	CAN-LIN-LIN SBC: CAN トランシーバ(選択的復帰なし)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=3.3V
ATA6585-GTQW0-VAO	x		x		DFN18	x		CAN SBC: CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6585-GTQW1-VAO	x		x		DFN18		x	CAN SBC: CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6586-GTQW0-VAO	x	x	x		DFN18	x		CAN-LIN SBC: LIN トランシーバ、CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6586-GTQW1-VAO	x	x	x		DFN18		x	CAN-LIN SBC: LIN トランシーバ、CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V
ATA6587-GUQW1-VAO	x	2x	2x		DFN26		x	CAN-LIN-LIN SBC: CAN トランシーバ(選択的復帰あり)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=5V

.....続き


デバイス	CAN PN	LIN	5V LDO	3.3V LDO	パッケージ	グレード 0	グレード 1	概要
ATA6588-GUQW1-VAO	x	2x	x	x	DFN26		x	CAN-LIN-LIN SBC: CAN トランシーバ(選択的復帰あり)、CAN FD 対応、2xLIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=3.3V

図 1. 概略ブロック図: CAN SBC ATA6580、ATA6585




Note: ATA6580 は CAN パーシャル ネットワーキング機能なし、
ATA6585 は CAN パーシャル ネットワーキング機能あり

図 2. 概略ブロック図: CAN-LIN SBC ATA6581、ATA6586



Note: ATA6581 は CAN パーシャル ネットワーキング機能なし
 ATA6586 は CAN パーシャル ネットワーキング機能あり

図 3. 概略ブロック図: CAN-LIN-LIN SBC ATA6582、ATA6583、ATA6587、ATA6588



Note: ATA6582 と ATA6583 は CAN パーシャル ネットワーキング機能なし
 ATA6587 と ATA6588 は CAN パーシャル ネットワーキング機能あり

目次

特長.....	1
概要.....	2
1. ピン配置.....	9
1.1. 電源ピン(VS).....	11
1.2. 電源ピン(VS2) (ATA6582/3/7/8 のみ).....	11
1.3. グランドピン(GND/GND2).....	11
1.4. 電源出力ピン(VCC).....	11
1.5. 電源出力ピン(VCC_μC) (ATA6582/3/7/8 のみ).....	11
1.6. 外部センサ電源出力ピン(VCC_SENSOR).....	11
1.7. CAN バスピン(CANH AND CANL).....	11
1.8. 入力ピン(TXD).....	12
1.9. 出力ピン(RXD).....	12
1.10. 復帰入力ピン(WAKE).....	12
1.11. 復帰入力ピン(WAKE2) (ATA6582/3/7/8 のみ).....	12
1.12. SPI シリアルデータ入力ピン(SDI).....	13
1.13. SPI シリアルデータ出力ピン(SDO).....	13
1.14. SPI クロックピン(SCK).....	13
1.15. SPI チップセレクト ピン(NCS).....	13
1.16. リセット入出力ピン(NRES).....	13
1.17. リンプホーム ピン(LH).....	13
1.18. TXD_LIN/TXD_LIN2 ピン.....	13
1.19. RXD_LIN/RXD_LIN2 ピン.....	14
1.20. LIN/LIN2 ピン.....	14
1.21. EN_LIN2 (ATA6582/3/7/8 のみ).....	14
2. 機能説明.....	15
2.1. デバイス動作モード.....	15
2.2. 内蔵 CAN トランシーバ動作モード.....	21
2.3. 内蔵 LIN トランシーバの動作モード(ATA6580/5 を除く).....	27
2.4. ATA6580/1/5/6 における復帰.....	29
2.5. フェイルセーフ機能.....	48
2.6. デバイス ID.....	55
2.7. 制御レジスタのロック.....	55
2.8. ウォッチドッグ.....	56
2.9. 汎用メモリ(GPMn).....	63
2.10. VCC LDO.....	65
2.11. 外部センサ用電源.....	65
2.12. LIN2 デバイス(ATA6582/3/7/8 のみ).....	66
2.13. 電力損失と安全動作領域.....	74
2.14. SPI (Serial Peripheral Interface).....	76
2.15. レジスタ一覧.....	78
3. 絶対最大定格.....	80
4. 温度特性.....	81

5. 電気的特性.....	82
6. 応用回路	98
7. パッケージ情報.....	102
8. 改訂履歴	110
Microchip 社情報	111
Microchip 社ウェブサイト	111
製品変更通知サービス.....	111
カスタマサポート	111
製品識別システム.....	112
Microchip 社のデバイスコード保護機能.....	113
法律上の注意点	113
商標	114
品質管理システム	114
各国の営業所とサービス	115

1. ピン配置

図 1-1. VDFN18 パッケージのピン配置図




図 1-2. VDFN26 パッケージのピン配置図




表 1-1. ATA6580/1/5/6 のピン機能

ピン	記号	機能
1	CANH	High レベル CAN バスライン (ドミナント状態で High)
2	CANL	Low レベル CAN バスライン (ドミナント状態で Low)
3	GND	グラウンド
4	VCC	5V 150 mA 出力電圧
5	WAKE	ローカル復帰用 High 電圧入力
6	LH	リンプホーム異常出力、オープンドレイン

.....続き		
ピン	記号	機能
7	VS	バッテリー電源
8	VCC_SENSOR	5V/3.3V 30 mA センサ電源
9	未接続 / LIN	未接続(ATA6580/5)または LIN バス インターフェイス(ATA6581/6)
10	未接続/ RXD_LIN	未接続(ATA6580/5)または LIN トランシーバからの受信データ出力(ATA6581/6)
11	未接続/ TXD_LIN	未接続(ATA6580/5)または LIN トランシーバへの送信データ入力(ATA6581/6)
12	NRES	Low アクティブ入出力リセットピン
13	NCS	SPI チップセレクト
14	SDO	SPI データ出力
15	SDI	SPI データ入力
16	SCK	SPI クロック
17	RXD	受信 CAN データ出力、CAN バスからの出力データ読み出し
18	TXD	送信 CAN データ入力
裏面		放熱パッド、内部で GND に接続済み

表 1-2. ATA6582/3/7/8 のピン機能

ピン	記号	機能
1	CANH	High レベル CAN バスライン (ドミナント状態で High)
2	CANL	Low レベル CAN バスライン (ドミナント状態で Low)
3	GND	グラウンド
4	VCC	5V 150 mA (出力電圧)
5	WAKE	ローカル復帰用高電圧対応圧入力
6	LH	リンプホーム異常出力、オープンドレイン
7	VS	バッテリー電源
8	VCC_SENSOR	5V/3.3V 30 mA、センサ電源
9	LIN	LIN バス インターフェイス
10	WAKE2	ローカル復帰用高電圧対応入力
11	TXD_LIN2	LIN2 デバイスからの送信データ入力
12	EN_LIN2	LIN2 デバイス イネーブル
13	GND2	LIN2 デバイスのグラウンド
14	LIN2	LIN2 バス インターフェイス
15	VS2	LIN2 デバイスのバッテリー電圧電源
16	RXD_LIN2	LIN2 デバイスからの受信データ出力
17	VCC_μC	5V/3.3V 85 mA 電源
18	RXD_LIN	LIN トランシーバからの受信データ出力
19	TXD_LIN	LIN トランシーバへの送信データ入力
20	NRES	Low アクティブ入出力リセットピン
21	NCS	SPI チップセレクト
22	SDO	SPI データ出力
23	SDI	SPI データ入力
24	SCK	SPI クロック
25	RXD	受信 CAN データ出力、CAN バスからの出力データ読み出し
26	TXD	送信 CAN データ入力
裏面		放熱パッド、内部で GND に接続済み

1.1 電源ピン(VS)

VS 電源ピンは ATA6580/81/85/86 向けの電源ピンです。バッテリーの逆接続から保護するため、通常このピンは直列ダイオードを介してバッテリーに接続します。このピンは標準的な車載条件(例: ロードダンピング時の 40 V)に耐えます。

誤動作や誤ったバスメッセージを防ぐため、低電圧検出回路が実装されています。VS 電源の投入後に本デバイスはスタンバイモードで起動し、VCC 電圧レギュレータが有効になります。

1.2 電源ピン(VS2) (ATA6582/3/7/8 のみ)

VS2 電源ピンは、ATA6582/83/87/88 内部の LIN2 デバイス向けの電源ピンです。LIN2 デバイスは LIN2 トランシーバと VCC_μC LDO により構成されます。バッテリーの逆接続から保護するため、通常このピンは直列ダイオードを介してバッテリーに接続します。このピンは標準的な車載条件(例: ロードダンピング時の 40 V)に耐えます。

誤動作や誤ったバスメッセージを防ぐため、低電圧検出回路が実装されています。VS2 電源の投入後に LIN2 デバイスはフェイルセーフモードで起動し、電圧レギュレータ(VCC_μC)が有効になります。

本デバイスが正常に機能するには、VS ピンと VS2 ピンを常に接続しておく必要があります。そうする事で、VS と VS2 が投入された後に本デバイスはスタンバイモードで起動し、VCC 電圧レギュレータと VCC_μC 電圧レギュレータが有効になります。

1.3 グランドピン(GND/GND2)

本デバイスは、GND 切断時に CAN バスまたは LIN/LIN2 バスに影響を及ぼしません。

1.4 電源出力ピン(VCC)

5 V 電圧レギュレータは、このピンを介してプリント基板上のマイクロコントローラと他の IC に電力を供給します(最大 150 mA で負荷を駆動可能)。このピンは、電流制限および過熱シャットダウン機能により過負荷から保護されます。さらに、このピンの出力電圧は監視され、VCC がしきい値電圧(VCC_UV_TRX_Set)を下回ると NRES 出力ピンがアサートされます。

1.5 電源出力ピン(VCC_μC) (ATA6582/3/7/8 のみ)

一部のデバイスが備える第 2 の電圧レギュレータ(3.3V/5V)は、このピンを介して最大 85 mA で負荷を駆動できます。このピンは、電流制限および過熱シャットダウン機能により過負荷から保護されます。マイクロコントローラには、この VCC_μC ピン(第 2 の LDO)から給電する事を推奨します。

1.6 外部センサ電源出力ピン(VCC_SENSOR)

VCC_SENSOR ピンは、外付け部品への給電を目的とする電圧レギュレータ出力ピンです(3.3/5 V で最大 30 mA を供給可能)。既定値では VCC_SENSOR 電源は無効です。対応するイベント キャプチャが有効である場合、VCC_SENSOR ピンの過電圧と低電圧が監視されます。

1.7 CAN バスピン(CANH、CANL)

CANH は VCC へのハイサイド ドライバであり、CANL は GND へのローサイド ドライバです。ノーマルモードにおいて、TXD が High の時に CANH および CANL ドライバは Off になり、CANH および CANL ピンの電圧は内部バス バイアシング回路によって約 2.5 V となります。この状態を「リセット」と呼びます。

TXD が Low の時は、CANL が GND へプルダウンされ、CANH が VCC へプルアップされる事により CAN バス上で差動電圧が生成されます。この状態を「ドミナント」と呼びます。

スタンバイモード中に CANH および CANL ドライバは無効です。本デバイスがパワーオフ モードまたはスリープモード中である場合、CANH および CANL は GND に対して高抵抗(低リーク電流状態)となり、本デバイスは理想的なパッシブ状態となります。

CANH ピンと CANL ピンは ESD 保護機能を内蔵し、EMC および電氣的過渡条件現象等の外乱に対して高い耐性を有します。CANH および CANL バス出力は、GND および正極性電源電圧への短絡と過熱条件からも保護されています。

1.8 入力ピン(TXD)

TXD は CAN バスの状態を制御するためのデバイス入力ピンです。応用回路では、このピンをマイクロコントローラのデータ送信端子に接続します。ピンがフロート状態にされた場合に安全なリセッピブドライバ状態を確保するため、TXD ピンは VCC または VCC_{μC} へのプルアップ抵抗を内蔵しています。

ノーマルモードでは、TXD が High またはフロート状態である時に CAN バスはリセッピブ状態へ駆動されます。

CANH および CANL ドライバをアクティブにするには、TXD を GND へプルダウンしてバスをドミナント状態にする必要があります。TXD ドミナント タイムアウト タイマは、TXD ピンが Low に設定された時にカウントを開始します。TXD ピンの Low 状態が $t_{to(dom)}$ より長く続くとトランスミッタは無効になり、バスラインはリセッピブ状態へ解放されます。この機能は、ハードウェアまたはソフトウェアアプリケーションの障害によってバスラインがいつまでもドミナント状態に駆動され続ける(全てのネットワーク通信がブロックされる)事を防ぎます。TXD ドミナント タイムアウト タイマは、TXD ピンが High に設定された時にリセットされます。

ノーマルモードへの切り換え中に GND への短絡等によって TXD ピンが Low に保持され場合にもトランスミッタは無効になります。この場合、バスラインはリセッピブ状態になります。TXD ピンが High へ遷移するまで、トランシーバはこの状態のままです。

1.9 出力ピン(RXD)

ノーマルモードとサイレントモード中に、このピンは CAN バスの状態をマイクロコントローラに伝えます。応用回路では、このピンをマイクロコントローラのデータ受信端子に接続します。バス状態がリセッピブの時に RXD は High です。バス状態がドミナントの時に RXD は Low です。

この出力はプッシュプル構造です。High 状態では VCC または VCC_{μC} に接続され、Low 状態では GND に接続されます。

スタンバイモード中は、RXD 出力は VCC または VCC_{μC} に接続されます。復帰イベントの検出時に、RXD は Low へ駆動されます。

本デバイスは RXD リセッピブ クランピング機能(2.5.9. 「RXD リセッピブ クランピング」参照)を実装しています。このフェイルセーフ機能は、RXD ラインが High (リセッピブ)にクランプされている場合にコントローラが CAN バス上でデータを送信する事を防ぎます。

1.10 復帰入力ピン(WAKE)

このピンは、本デバイスをスリープモードから復帰させるために使う高電圧対応入力です。ローカル復帰信号を生成するために、通常このピンは応用回路内の外付けスイッチに接続します。アプリケーションが WAKE ピンを必要としない場合、ローカル復帰機能を無効にし、WAKE ピンを GND に接続する事で EMC 性能を最適化します。

WAKE ピンは特別な回路構造を持ち、WAKE ピンの Low→High 遷移または High→Low 遷移(極性は SPI 経由で選択可能)の後で Low レベルが決められた時間(t_{local_wu})より長く持続すると復帰がトリガされます。この機能により、ローカル復帰回路を非常に柔軟に設計できます。

ノイズによる誤った復帰イベントを防ぐため、このピンには内部フィルタが実装されています。主として過渡パルスおよび静電気放電(ESD)中の入力電流を制限するため、直列抵抗を挿入する必要があります。この抵抗の推奨値は 3.3 kΩ です。より良好な EMC および ESD 性能を得るため、10 nF の外付けコンデンサの使用を推奨します。

1.11 復帰入力ピン(WAKE2) (ATA6582/3/7/8 のみ)

このピンは、本デバイスをスリープモードから復帰させるために使う高電圧対応入力です。ローカル復帰信号を生成するために、通常このピンは応用回路内の外付けスイッチに接続します。アプリケーションが WAKE2 ピンを必要としない場合、ローカル復帰機能を無効にし、WAKE2 ピンを GND に接続する事で EMC 性能を最適化します。

WAKE2 ピンはプルアップ電流源(10 μA typ.)を備えています。WAKE2 ピンの立ち下がりエッジ後に Low レベルが決められた時間(t_{local_wu2})より長く持続すると、ローカル復帰要求が発生します。

ノイズによる誤った復帰イベントを防ぐため、このピンには内部フィルタが実装されています。主として過渡パルスおよび静電気放電(ESD)中の入力電流を制限するため、直列抵抗を挿入する必要があります。この抵抗の推奨値は 3.3 kΩ です。より良好な EMC および ESD 性能を得るため、10 nF の外付けコンデンサの使用を推奨します。

1.12 SPI シリアルデータ入力ピン(SDI)

マイクロコントローラの入力へ接続するシリアルデータ入力です。

1.13 SPI シリアルデータ出力ピン(SDO)

マイクロコントローラの入力へ接続するシリアルデータ出力です。チップセレクト (NCS) ピンが High である場合、このピンは 3 ステートにされます。

1.14 SPI クロックピン(SCK)

シリアルデータ クロックの入力です。内部プルダウンにより既定値レベルは Low です。

1.15 SPI チップセレクトピン(NCS)

チップセレクト入力ピンです。このピンはアクティブ Low です。チップセレクトが非アクティブである場合、データは SCK エッジで SDI から入力される事も SDO で出力される事もあります。

1.16 リセット入出力ピン(NRES)

VCC 電圧(ATA6580/1/5/6)または VCC_μC 電圧(ATA6582/3/7/8)が低電圧検出しきい値($V_{VCC_UV_TRX_Set}$ (ATA6580/1/5/6)または $V_{VCC_μC_UV_TRX_Set}$ (ATA6582/3/7/8))を下回ると、NRES がアサートされます。NRES は内部で VS 電圧から駆動されるため、たとえ $V_{VCC} = 0 V$ であっても NRES は Low を維持します。 V_{VS} 電圧が 1.5 V を下回るまで NRES は Low を維持し、これより電圧が低下するとハイインピーダンスになります。

低電圧遅延機能により、VCC が公称値に達してから t_{reset} が経過するまで NRES は Low に保持されます。

NRES ピンは、ウォッチドッグリセットイベントが検出された時にもアサートされます。

NRES ピンは入力としても機能し、マイクロコントローラからこのピンを Low にアサートする事により ATA658x をリセットさせる事ができます。

このピンはプルアップ抵抗と直列ダイオードを実装しています。

1.17 リンブホームピン(LH)

LH はシステムエラーが発生した事を示すための高電圧対応出力ピンです。このピンはオープンドレイン NMOS スイッチにより駆動され、以下の場合にアクティブ(Low レベル: NMOS が ON 状態)になります。

- ウォッチドッグ異常/リセット イベントが発生した
- スタンバイまたはノーマルモード中に以下の条件が検出された:
[$V_{VCC} < V_{VCC_UV_TRX_Set}$ (ATA6580/1/5/6) && $RSTLVL == 1$] OR [$V_{VCC_μC} < V_{VCC_UV_IO_Set}$ (ATA6582/3/7/8)] OR [$V_{VCC} < V_{VCC_UV_IO_Set}$ (ATA6580/1/5/6)]
- [図 2-1](#) 内の条件(e AND i)によってトリガされた μC リセットモードへの移行後に t_{reset} より長く以下の条件が検出された:
[$V_{VCC} < V_{VCC_UV_TRX_Set}$ (ATA6580/1/5/6) && $RSTLVL == 1$] OR [$V_{VCC_μC} < V_{VCC_UV_IO_Set}$ (ATA6582/3/7/8)] OR [$V_{VCC} < V_{VCC_UV_IO_Set}$ (ATA6580/1/5/6)]
- μC リセットモード、スタンバイモード、ノーマルモードのいずれかである時に [$V_{VCC} > V_{VCC_ov_Set}$] が検出された(LDOECR レジスタ内で有効にされている場合)

LH がアクティブになった後は、本デバイスが連続して 3 回の有効なウォッチドッグ トリガコマンドを受信するまで LH はクリアされません。これは VS 低電圧中にウォッチドッグが有効化どうかに関係ありません。

VS 低電圧中に V_{VS} が上昇して V_{VS_PWRON} を上回るか、 V_{VS} が下降して V_{VS_PWROFF} を下回ると、LH 出力は無効(NMOS は OFF で電圧はプルアップ電圧による)にされます。

1.18 TXD_LIN/TXD_LIN2 ピン

ノーマルモード中は、TXD_LIN ピンと TXD_LIN2 ピンはそれぞれ LIN 出力と LIN2 出力の状態を制御するためのマイクロコントローラ インターフェイスとして機能します。LIN/LIN2 バスをドミナント状態へ駆動するには、TXD_LIN/TXD_LIN2 をグランドへプルダウンする必要があります。TXD_LIN/TXD_LIN2 が High または未接続(内部プルアップ抵抗あり)である場合、LIN/LIN2 出力

出力トランジスタはターンオフし、バスはリセッティブ状態になります。ノーマルモードへの切り換え中に TXD_LIN/TXD_LIN2 ピンが論理 Low 状態のままであった場合、これらのピンを 10 μ s より長く High レベルへプルアップしない限り LIN/LIN2 ドライバをアクティブにできません。この機能は、ノーマルモードが有効になった後にバスラインが誤って(例えば TXD_LIN/TXD_LIN2 が GND へ短絡したために)ドミナント状態へ駆動されてしまう事を防ぎます。

フェイルセーフ モード中(LIN2 デバイスのみ)に、TXD_LIN2 ピンは出力として使われ、RXD_LIN2 ピンと一緒にフェイルセーフ要因を示します。

TXD_LIN/TXD_LIN2 入力は内部プルアップ抵抗を備えています。内部タイマはバスラインが持続的にドミナント状態へ駆動される事を防ぎます。TXD_LIN/TXD_LIN2 が $t_{to(dom)}_{LIN}$ よりも長く Low へ駆動されると、LIN/LIN2 バスドライバはリセッティブ状態へ切り換わりします。しかし、スリープモードへの切り換え時は、TXD_LIN/TXD_LIN2 ピンの現在のレベルがバスの状態に反映されます。詳細は 2.12.1. 「LIN2 動作モード」を参照してください。

LIN バスドライバを再度アクティブにするには、TXD_LIN/TXD_LIN2 を t_{DToRel} よりも長く High にする必要があります。

1.19 RXD_LIN/RXD_LIN2 ピン

ノーマルモード中は、これらのピンは LIN/LIN2 バスの状態をマイクロコントローラに示します。LIN/LIN2 の High (リセッティブ)状態は、RXD_LIN/RXD_LIN2 の High レベルにより示され、LIN/LIN2 の Low (ドミナント)状態は RXD_LIN/RXD_LIN2 の Low レベルにより示されます。この出力は、VCC/VCC_μC と GND の間で切り換わるブッシュプル段です。AC 特性は、20 pF の外付け負荷コンデンサを使って計測されています。

LIN2 デバイスがサイレントモード中である場合、RXD_LIN2 出力は High へ切り換わりします。

1.20 LIN/LIN2 ピン

LIN 仕様 2.x/ISO 17987-4 に従い、内部電流制限機能、過熱シャットダウン機能、内部プルアップ抵抗を備えたローサイド ドライバを実装しています。電圧レンジは-27~+40 V です。GND のシフトまたは VBat の切断が発生しても、このピンは LIN/LIN2 バスから VS/VS2 への逆電流は発生しません。LIN/LIN2 レシーバのしきい値は LIN 仕様に準拠します。

立ち下がり(リセッティブ→ドミナント)時間と立ち上がり(ドミナント→リセッティブ)時間はスロープ制御されません。

LIN/LIN2 から VBat への短絡時に、出力電流は I_{BUS_LIM} 以下に制限されます。電力損失によりチップの温度が T_{LINoff} を超えた場合、LIN/LIN2 出力は Off になります。チップの温度が下がって $T_{LINoff} - T_{hys}$ を下回った後に LIN/LIN2 出力は再び On になります。LIN/LIN2 が High の時に RXD_LIN/RXD_LIN2 は High に駆動されます。VCC/VCC_μC レギュレータは、LIN/LIN2 過熱シャットダウンとは無関係に動作します。

LIN/LIN2 から GND への短絡が発生しても、本デバイスをスリープモードまたはサイレントモード(LIN2 デバイスのみ)へ切り換える事ができます。短絡が解消した場合、本デバイスはリモート復帰機能により復帰できます。VBat 喪失時の LIN/LIN2 ピンでの逆電流は 2 μ A 未満です。これは、一部の LIN ノードがバッテリーまたはイグニッションスイッチから給電されるバスシステム向けに最適な挙動です。

1.21 EN_LIN2 ピン(ATA6582/3/7/8 のみ)

このイネーブル入力ピンは、LIN2 デバイスの動作モードを制御します。EN_LIN2 が High である場合、LIN2 デバイスはノーマルモードになり、TXD_LIN2→LIN2 および LIN2→RXD_LIN2 の伝送経路は両方ともアクティブになります。VCC_μC 電圧レギュレータは、3.3V/5V 85 mA の出力で動作します。TXD_LIN2 が High を保持したまま EN_LIN2 が Low に切り換わると、LIN2 デバイスはサイレントモードに設定され、データ送信ができなくなります。詳細は 2.12.1 「LIN2 動作モード」を参照してください。


TXD_LIN2 が Low の時に EN_LIN2 が Low に切り換わると、LIN2 デバイスはスリープモードへ移行します。データの送受信は一切できず、VCC_μC 電圧レギュレータは Off になります。

EN_LIN2 が切断された場合に LIN2 トランシーバをリセッティブモードに設定するため、EN_LIN2 ピンはプルダウン抵抗を備えています。

2. 機能説明

2.1 デバイス動作モード

図 2-1. デバイス動作モード状態図



a: $V_{VS} > V_{VS_PWRON}$ (4.2V...4.55V)

b: $V_{VS} < V_{VS_PWRROFF}$ (2.8V...3V)

c: DOPM = Normal

e: Wake-up event OR interrupt event

f: DOPM = Standby

g: DOPM = Sleep

h: No wake-up event pending

i: Bit RSTEN == 1

j: Illegal DOPM code configuration via SPI

k: Number of enabled wake-up source ≥ 1

I: (Reset pulse time expired AND NRES not driven low externally) AND
 ((RSTLVL == 0 AND $V_{VCC} > V_{VCC_UV_IO_Clear}$ (ATA6580/1/5/6)) OR
 (RSTLVL == 0 AND $V_{VCC_μC} > V_{VCC_UV_TRX_Clear}$ (ATA6582/3/7/8)) OR
 (RSTLVL == 1 AND $V_{VCC} > V_{VCC_UV_TRX_Clear}$ (ATA6580/1/5/6)) OR
 (RSTLVL == 1 AND $V_{VCC_μC} > V_{VCC_UV_RST_Clear}$ (ATA6582/7)) OR
 (RSTLVL == don't_care AND $V_{VCC_μC} > V_{VCC_UV_IO_Clear}$ (ATA6583/8))

m: Watchdog activated AND any Reset event OR

($V_{VCC} < V_{VCC_UV_TRX_Set}$ (ATA6580/1/5/6) AND RSTLVL == 1) OR

($V_{VCC_μC} < V_{VCC_UV_RST_Set}$ (ATA6582/7) AND RSTLVL == 1) OR

($V_{VCC} < V_{VCC_UV_IO_Set}$ (ATA6580/1/5/6)) OR

($V_{VCC_μC} < V_{VCC_UV_IO_Set}$ (ATA6582/3/7/8)) OR

NRES pulled low externally

n: $VCCOVSD == 1$ & $V_{VCC} > V_{VCC_OV_Set}$ has been detected for

longer than $t_{VCC_UV_TRX_Clear}$ (ATA6582/3/7/8) && ATA6580/1/5/6

LH shall be activated in μC Reset mode when:

1. A watchdog failure event has been detected. (Note: watchdog timeout in Sleep mode does not activate LH even when SLPNRES == 0)
2. The device enters μC Reset mode due to VCC/VCC $_{\mu C}$ undervoltage event.
3. VCC/VCC $_{\mu C}$ undervoltage has been detected for longer than t_{reset} after entering μC Reset mode triggered by (e AND i).

SPI failure does not trigger the device mode transition. Only the SPIFS bit is set.


Event signalization is possible in Sleep mode.

ATA658x 内のモード制御ユニットは、上図に示す 5 つの状態を実装しています。以下では、各状態について簡潔に説明します。

2.1.1 μC リセットモード

ATA6580/1/5/6 では、 μC リセットモードがパワーオン リセット後の既定値モードです。これはリセットを実行するためのモードです。このモードは、マイクロコントローラを制御された方法でリセット可能とするために、NRES ピンを定義された時間プルダウンします。

図 2-2. 電源投入から電源遮断までの間のモード切り換え




μC リセットモード中は、CAN および LIN トランシーバと SPI は無効になります。低ドロップアウト電圧レギュレータ VCC とその過熱検出機能は有効です。ウォッチドッグは無効になります。以下のイベントにより、ATA6580/1/5/6 は μC リセットモードへ切り換わります。

- スリープモードから：有効にされている復帰イベントまたは割り込みイベントが検出された
- 全てのモードから：NRES 端子で外部から駆動された立ち下がりエッジが検出され Low レベルが t_{res_input} より長く持続した
- ウォッチドッグ タイムアウトが発生した
- ウォッチドッグがウィンドウより早期にトリガされた(ウィンドウモード)
- 本デバイスがノーマルモード中である時にウォッチドッグ制御レジスタの再設定が試みられた
- SECR レジスタ内の RSTLVL ビットが「1」に設定されている場合に $V_{VCC} < V_{VCC_UV_TRX_Set}$ が検出された(RSTLVL の既定値は、ATA6580/1/2/5/6/7 では「1」、ATA6583/8 では「0」です)。
- $V_{VCC} < V_{VCC_UV_IO_Set}$ が検出された(ATA6580/1/5/6)、または、 $V_{VCC_μC} < V_{VCC_UV_IO_Set}$ が検出された(ATA6582/3/7/8)

μC リセットモードと VCC 低電圧イベント:


RSTLVL ビットが「1」(既定値)に設定されている場合、本デバイスは VCC の低電圧条件($V_{VCC} < V_{VCC_UV_TRX_Set}$)を検出した後に μC リセットモードに移行します。本デバイスは、VCC が $V_{VCC} > V_{VCC_UV_TRX_Clear}$ に回復するまで μC リセットモードを維持し、その後にリセットパルス長タイマをリセット/再起動します。本デバイスが μC リセットモードへ切り換わった時に VCC 低電圧が検出されると、リセットパルス長タイマは VCC が回復するまでリセットモードが維持され、その後にリセット/再起動します。ATA6580/1/5/6 は、 t_{reset} が経過した後に μC リセットモードを終了してスタンバイモードへ移行します。

図 2-3. μC リセットモード中の VCC 低電圧 ($V_{\text{VCC}} < V_{\text{VCC_UV_TRX_Set}}$)、 $\text{RSTLVL}==1$ 

RSTLVL ビットが「1」に設定されていない場合、電源投入起動後またはウォッチドッグ リセットイベント検出後または $V_{\text{VCC}} < V_{\text{VCC_UV_IO_Set}}$ 検出後にのみ本デバイスは μC リセットモードへ移行します。本デバイスが μC リセットモードに移行した後に $V_{\text{VCC}} > V_{\text{VCC_UV_IO_Clear}}$ が検出されると、本デバイスはリセットパルス長タイマを起動します。タイマがタイムアウトすると本デバイスは直ちにスタンバイモードに移行します。

ATA6582/7 では、 μC リセットをトリガするために $V_{\text{VCC_}\mu\text{C}}$ が監視されます。RSTLVL が「1」に設定されている場合、本デバイスは $V_{\text{VCC_}\mu\text{C}} < V_{\text{VCC_UV_RST_Set}}$ の検出後に μC リセットモードに移行します。本デバイスは $V_{\text{VCC_}\mu\text{C}}$ が回復するまで μC リセットモードのままです。RSTLVL が「0」に設定されている場合、本デバイスは $V_{\text{VCC_UV}} < V_{\text{VCC_UV_IO_Set}}$ の検出後に μC リセットモードに移行します。

ATA6583/8 では RSTLVL ビットをしません。 μC リセットは、本デバイスが $V_{\text{VCC_}\mu\text{C}} < V_{\text{VCC_UV_IO_Set}}$ を検出した時に常にトリガされます。

図 2-4. VCC 低電圧($V_{CC} < V_{CC_UV_IO_Set}$)中の μC リセットモードからのモード切り換え、RSTLVL=0

2.1.2 パワーオフモード

デバイス V_{VS} の電源電圧がデバイス パワーオフ検出電圧しきい値(V_{VS_PWROFF})を下回ると、本デバイスはパワーオフモードになります。このモードは、バッテリーが最初に接続された時の既定値モードです。このモードでは、内蔵 CAN トランシーバは CAN Off モードです(2.2.1. 「CAN Off モード」参照)。内蔵 LIN トランシーバは LIN 電源 Off モードになります(ATA6580/1/5/6 のみ)。ウォッチドッグは非アクティブです。CANH/CANL 端子はハイインピーダンスです。パワーオフ モードでは、本デバイスは機能を一切提供できません。 V_{VS} が電源 On 検出しきい値(V_{VS_PWRON})を上回ると本デバイスは直ちにリセットして初期化し、 t_{start} 後にスタンバイモードに移行します。

2.1.3 スタンバイモード

スタンバイモードは、本デバイスが最初に移行する省電力モードです。スタンバイモード中は、CAN および LIN 内蔵トランシーバの両方が無効です。5 V 専用 VCC 低ドロップアウト電圧レギュレータは On になります。ウォッチドッグは既定値により有効です。

スタンバイモード中に本デバイスは各種のリモート復帰機能(LIN バス復帰、CAN バスリモート復帰(標準復帰パターン(WUP)または選択的復帰フレーム(WUF)による)と、高電圧対応のローカル復帰をサポートします。CAN および LIN バスのリモート復帰は、それぞれレジスタビット CWUE および LINWUE が「1」に設定されている場合に有効になります(2.4.5.12. 「TRXECR レジスタ」参照)。加えて、リモート復帰を利用するには、 V_{VS} がしきい値 $V_{VS_UV_TRX_Clear}$ を上回る必要があります。そうではない場合、LIN および CAN バスの復帰イベントは検出されません

ATA6580/1/5/6 内の CAN トランシーバは、スタンバイモード中(条件: $V_{VS} > V_{VS_UV_TRX_Clear}$)に ISO 11898-6 に従う自動電圧バイアシングをサポートします。バスピンは、バスが非アクティブである時に R_{CAN_H}/R_{CAN_L} を介して GND へバイアスされ、リモート CAN バス復帰要求(ISO 11898-6 に従う復帰パターン(WUP))が検出された時に約 2.5 V へバイアスされます。

CWUE = CPNE = PNCFOK = 「1」である場合、CAN バスを介する選択的復帰が有効になります。この場合、有効な復帰パターンが検出された後に、バスピンは最初に 2.5 V へバイアスされ、本デバイスは後続の復帰フレーム(WFU)をデコード可能となります。有効な WUF が検出された場合にのみ復帰イベントが登録され、復帰プロセスが終了します。データフレームが有効な WUF である場合、本デバイスは復帰イベントが検出された事を示します。選択的復帰が無効かつ CAN リモート復帰が有効である場合、復帰パターン(WUP)を使う標準リモート復帰が有効になります。本デバイスは、有効な復帰パターンを検出した後にバスピンを 2.5 V へバイアスし、復帰イベントを登録し、復帰処理を終了します。

WAKE ピンを介するローカル復帰は、ビット LWURE または LWUFE(もしくはその両方)が「1」に設定されている時に有効になります(2.4.5.14. 「WKECR レジスタ」参照)。加えて、本デバイスはスタンバイモード中に各種システムイベントの検出もサポートします(2.4.5.13. 「TRXECR2 レジスタ」参照)。

ATA658x は各種ステータス レジスタを備えています。内部復帰フラグ LINWUS、CWUS、LWURS、LWUFS (2.4.5.6. 「CTRXESR レジスタ」と 2.4.5.7. 「WKESR レジスタ」参照)とシステムイベント ステータス レジスタは、対応するイベントが検出された場合に「1」に設定されます。本デバイスは、有効な復帰イベントを検出してもスタンバイモードからノーマルモードへ移行しません。本デバイスは対応する内部ステータス レジスタビットをセットするだけです。ノーマルモードへの移行は、SPI を介してレジスタビット DOPM が 0b111 に設定された時にのみ発生します。

スタンバイモード中は、復帰イベントまたは割り込みイベントの検出(2.5.13. 「RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断」参照) がピン RXD および RXD_LIN により示されます(対応するイベント割り込みを有効にしておく必要があります(2.4.5.10. 「SECR レジスタ」～2.4.5.14. 「WKECR レジスタ」参照))。RXD および RXD_LIN ピンは通常 VCC または VCC_μC レベルであり、有効にされているイベントが検出された場合に Low に設定されます。この時、マイクロコントローラは SPI を介して一連のステータス レジスタ(2.4.5.3. 「GESR レジスタ」～2.4.5.8. 「BFESR レジスタ」参照) から本デバイスに関する詳細な情報を取得できます。

図 2-1 に示す通り、本デバイスは以下の状況が発生するとスタンバイモードに移行します。

1. μC リセットモードから: リセットパルス長時間が過ぎた
2. 保留中の復帰イベントが存在するか全ての復帰要因が無効である場合に SPI 経由で DOPM = スリープモードが書き込まれた
3. ノーマルまたはスリープモードから: SPI を介して DOPM = スタンバイモードが書き込まれた
4. スリープまたはノーマルモードから: SPI を介する無効な DOPM コードの設定が検出された

スタンバイモード中にウォッチドッグ (ウィンドウモードまたはタイムアウト モード)を有効にできます。ウォッチドッグの誤った設定を防ぐため、ウォッチドッグはスタンバイモード中にのみ設定可能です。

2.1.4 スリープモード

スリープモードは最も低消費電力のモードです。このモードでは、5V VCC 低ドロップアウト電圧レギュレータは Off になります。

ATA6582/3/7/8 では、SPI を使って必ず最初に CAN-LIN SBC をスリープモードに設定してから LIN2 デバイスをスリープモードにします。そうしないと、VCC_μC が無効になり、それと一緒に SPI も無効になるため、本デバイスはデッドロック状態となります。

スタンバイモードと同様に、スリープモード中も本デバイスは各種の復帰/割り込みイベントに応答します(2.5.13. 「RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断」参照)。スリープモードへ移行する前に、復帰要因を設定しておく必要があります。LIN バス復帰(ATA6580/5 を除く)、CAN バス復帰、ローカル復帰(WAKE)、割り込みイベントのいずれかが検出された時(2.5.13. 「RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断」参照)、またはウォッチドッグ リセット(タイムアウト モード)が発生して本デバイスがスリープモードを終了した時に、VCC 電圧レギュレータ出力が On になります。

図 2-1 に示す通り、本デバイスは以下のいずれかの状況でスリープモードに移行します。

1. ノーマルまたはスタンバイモードから: SPI 経由で DOPM = スリープが書き込まれた(保留中の復帰イベントが存在せず、かつ少なくとも 1 つの復帰要因(2.4. 「ATA6580/1/5/6 における復帰」参照) が有効である場合)
2. ノーマル、スタンバイ、μC リセットモードから(ATA6580/1/5/6): VCC 過電圧が $t_{OV_VCC_deb}$ よりも長く検出された(VCCOVSD が「1」に設定されている場合)

2.1.5 ノーマルモード

ATA658x はノーマルモード中に完全な機能を提供します。

イベントが検出された時に本デバイスによって「1」に設定された復帰フラグ LINWUS (LIN トランシーバが LIN スタンバイモード中である場合のみ) および CWUS と割り込みイベント ステータス レジスタは、本デバイスがノーマルモードへ移行した後も「1」に設定されたままです。

図 2-1 に示す通り、本デバイスは SPI コマンドによってスタンバイモードからノーマルモードへ移行します。

2.1.6 関連レジスタ

2.1.6.1 デバイスモード制御レジスタ(アドレス: 0x01)

名称: DMCR
オフセット: 0x01
リセット: 0x24
属性: 読み/書き可能

本デバイスの動作モードは、デバイスモード制御レジスタ内の DOPM ビットで選択します。このレジスタへは、SPI 経由でアドレス 0x01 を指定してアクセスします。

Bit	7	6	5	4	3	2	1	0
	Reserved[1:0]		RSTEN	VCCOVSD	SLPVCC μ C	DOPM[2:0]		
Access	R	R	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	1	0	0	0	0

Bit 7:6 – 予約済み[1:0] 将来用に予約済み

Bit 5 – RSTEN

スリープモードから μ C リセットモードを経由して復帰する事を本デバイスに要求する場合、ホストは RSTEN ビットを「1」に設定する必要があります。復帰イベントまたは割り込みイベントによってモード移行がトリガされた時にスリープモードからスタンバイモードへ移行する事を本デバイスに要求する場合、ホストは RSTEN ビットを「0」に設定する必要があります。このビットは ATA6582/3/7/8 のみで設定可能です。ATA6580/1/5/6 では、このビットの値は常に「1」です。

Bit 4 – VCCOVSD

VCC 過電圧が検出された時に VCC レギュレータを無効にする必要がある場合、ホストは VCCOVSD ビットを「1」に設定する必要があります。

ATA6580/1/5/6 では、本デバイスをスリープモードへ移行させると VCC レギュレータは無効になります。復帰イベントまたは割り込みイベントが本デバイスの復帰をトリガすると、このレギュレータは再び有効になります。

Bit 3 – SLPVCC μ C

このビットは ATA6582/3/7/8 のみで利用可能です。このビットは、スリープモード中に VCC μ C の低電圧条件が検出された後の本デバイスの挙動を設定します。

このビットを「1」に設定する場合、LIN2 デバイスを唯一の復帰要因として選択してはいけません。その他の復帰要因の少なくとも 1 つを選択する(LWUFE、LWURE、CWUE、CPNE、LINWUE のいずれかを「1」に設定する)必要があります。

SLPVCC μ C	VCC μ C 低電圧検出時の動作	VCC μ C 低電圧解除時の動作
1'b0 (スリープモード中に NRES 入力は無視される)	応答しない	復帰する (ビット EXTWUE=1 の場合のみ、その他の場合は応答しない)
1'b1	μ C リセットモードへ移行する	図 2-1 に従って μ C リセットモードを終了する

Bit 2:0 – DOPM[2:0] デバイス動作モード選択

DOPM[2:0]	デバイス動作モード
3'b001	スリープモード
3'b100	スタンバイモード (未定義の動作モードコードはスタンバイモードへの移行をトリガする)
3'b111	ノーマルモード

2.1.6.2 デバイスモードステータス レジスタ (アドレス: 0x03)

名称: DMSR
オフセット: 0x03
リセット: 0x01
属性: 読み出し専用

このレジスタは、デバイス動作モードの移行に関連する情報を提供します。

Bit	7	6	5	4	3	2	1	0
	SMTS	OTPWS	NMTS	Reserved[3:0]			VCCS	
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	1

Bit 7 – SMTS スリープモード移行ステータス

直近のスリープモードへの移行が SPI コマンドによってトリガされた場合、本デバイスはこのビットを「0」に設定します。直近のスリープモードへの移行が VCC 過電圧(2.5.6. 「VCC ピン低電圧/過電圧検出」参照)によってトリガされた場合、本デバイスはこのビットを「1」に設定します。

Bit 6 – OTPWS 過熱事前警告ステータス

デバイス温度が過熱事前警告しきい値より高い場合に本デバイスはこのビットを「1」に設定し、デバイス温度が過熱事前警告しきい値以下である場合にこのビットを「0」に設定します。この機能を利用するには、OTPWE ビットが「1」に設定されている必要があります(2.5.10. 「過熱検出と過熱シャットダウン要因選択機能」参照)。

Bit 5 – NMTS ノーマルモード移行ステータス

本デバイスは、電源投入プロセスが終了した後にこのビットを「1」に設定し、ノーマルモードへの移行時にこのビットを「0」に設定します。

Bit 4:1 – 予約済み[3:0] 将来用に予約済み

Bit 0 – VCCS VCC 電圧ステータス

V_{VCC} が VCC TRX 低電圧検出しきい値を下回ると、本デバイスはこのビットを「1」に設定します。このビットは ATA6582/83/87/88 でのみ利用可能です。

2.2 内蔵 CAN トランシーバ動作モード

ATA658x の内蔵高速 CAN トランシーバは、通常の CAN (最大ビットレート: 1 Mbit/s) と CAN Flexible Data-Rate (CAN FD) (最大ビットレート: 5 Mbit/s) 向けに設計されています。このトランシーバは、CAN プロトコル コントローラに差動送受信能力を提供します。このトランシーバは ISO 11898-2、ISO 11898-5、ISO 11898-6、ISO 11898-2:2016 に準拠します。


内蔵 CAN トランシーバは次の動作モードをサポートします: CAN ノーマル、CAN サイレント、CAN スタンバイ、CAN バイアスありスタンバイ、CAN Off、CAN 限定(Reduced)ノーマル。

CAN トランシーバの動作モードは、本デバイスの動作モードと、CAN トランシーバ制御レジスタ(2.2.7.1. 「TRXCR レジスタ」参照)内の COPM ビットの設定によって決まります。本デバイスがノーマルモード中である時に、TRXCR レジスタ(2.2.7.1. 「TRXCR レジスタ」参照)内の COPM ビットを使って 4 通りの動作モードが選択できます。CAN バイアスありスタンバイモードは COPM ビットで直接選択できません。CAN バイアスありスタンバイモードへの移行をトリガする条件については、2.2.3. 「CAN バイアスありスタンバイモード」を参照してください。本デバイスが μ C リセットモード、スタンバイモード、スリープモードのいずれかである場合、CAN トランシーバは CAN スタンバイモードまたは CAN バイアスありスタンバイモードのどちらかです。

CAN トランシーバは、ISO 11898-2:2016 に従うバスの自動的なバスバイアシングをサポートします。これは CAN スタンバイモード中に有効です。バス上にアクティビティが存在する場合、バスは 2.5 V へバイアスされます(CAN バイアスありスタンバイモード)。CAN バイアスありスタンバイモードでは、CAN バイアス電圧は V_{VS} から直接提供されます。バス上にアクティビティが存在しない状態が $t_{Silence}$ よりも長く持続すると、バスは GND へバイアスされます(CAN スタンバイモード)。

トランシーバのその他のアクティブな動作モード(CAN ノーマルまたは CAN サイレントモード)では、バスピン CANH/CANL は 2.5 V へバイアスされます(2.2.7.1. 「TRXCR レジスタ」参照)。CAN バイアス電圧は、CAN ノーマルモードでは V_{VCC} から提供され、CAN ノーマルモードでは V_{VS} から提供されます。CAN Off モードでは、バスピンは高抵抗となり、トランシーバはバスから切り離されます。

図 2-5. 内蔵 CAN TRX の動作モード状態図



2.2.1 CAN Off モード

CAN Off モードでは、CAN トランシーバは完全に Off になります。CAN バスピン CANH/CANL は高抵抗になり、RXD ピンは VCC/VCC μ C レベルとなります。

図 2-5 に示す通り、内蔵 CAN トランシーバは以下の場合に CAN Off モードへ移行します。

1. 本デバイスがパワーオフモードへ切り換わった
2. CAN 過熱シャットダウン保護がトリガされた ($T > T_{VJsd}$)
3. V_{VS} がトランシーバ低電圧検出しきい値 $V_{VS_UV_TRX_Set}$ を下回った

V_{VS} が低電圧解除しきい値($V_{VS_UV_TRX_Clear}$)を上回り、かつ本デバイスがパワーオフモード中ではなく、かつ CAN トランシーバの温度が $T_{vJsd} - T_{vJsd_hys}$ を下回る場合、CAN トランシーバは再度 On になり CAN スタンバイモードへ移行します。

2.2.2 CAN スタンバイモード

CAN スタンバイモードでは、消費電流を削減するためにトランスミッタとレシーバが Off になります。CAN バス復帰検出が有効($CWUE = 1$)である場合、復帰コンパレータは有効なリモートバス復帰パターン(WUP)を検出するためにバスラインを監視します。WUP は 1 回のリセッシブ バスレベルで区切られた 2 回のドミナント バスレベル (ドミナント-リセッシブ-ドミナント パターン、各バスレベルは t_{Filter} 以上持続)で構成されます。WUP が検出されると、RXD ピンの Low への遷移によって復帰要求がマイクロコントローラへ示されます。図 2-6 に、WUP 検出のプロセスとタイミングを示します。CAN スタンバイモードでは、消費電流を最小化するためにバスラインはグランドへバイアスされます。

図 2-6. 復帰パターン(WUP)による CAN 標準復帰のタイミング




図 2-5 に示した通り、CAN トランシーバは以下の場合に CAN スタンバイモードへ移行します。

1. 本デバイスがパワーオフモードを終了し、かつ、CAN トランシーバの温度が $T_{vJsd} - T_{vJsd_hys}$ を下回り、かつ、有効なレベルの V_{VS} が印加された
2. CAN バイアスありスタンバイモード向けの条件が $t_{Silence}$ より長く成立した(2.2.3. 「CAN バイアスありスタンバイモード」参照)

2.2.3 CAN バイアスありスタンバイモード

CAN バイアスありスタンバイモード中の CAN トランシーバの動作は基本的に CAN スタンバイモード中と同じですが、CAN バイアスありスタンバイモードではバスピンが 2.5 V へバイアスされるという点でのみ異なります。CAN バス上でアクティビティが検出されない状態が $t_{Silence}$ より長く持続すると、トランシーバは CAN スタンバイモードへ戻ります(図 2-8 参照)。

図 2-5 に示した通り、CAN トランシーバは以下の場合に CAN バイアスありスタンバイモードへ移行します。

1. CAN サイレント/ノーマル/限定(Reduced)ノーマルモードから: $t_{Silence}$ タイムアウトが検出されない、かつ、本デバイスはスタンバイモード ($DOPM = 100$)またはスリープモード ($DOPM = 001$)
2. CAN サイレント/ノーマル/限定(Reduced)ノーマルモードから: $t_{Silence}$ タイムアウトが検出されない、かつ、本デバイスはノーマルモード($DOPM = 111$)、かつ、COPM が CAN スタンバイモードに設定されている($COPM = 00$)
3. CAN スタンバイモードから: 本デバイスはノーマルモード ($DOPM = 111$)、かつ、COPM が CAN ノーマルモードに設定されている($COPM = 01$)、かつ、 $V_{VCC} < V_{VCC_UV_TRX_Set}$ が検出された
4. CAN スタンバイモードから: 復帰イベントが CAN バス上で検出された

2.2.4 CAN サイレントモード

CAN サイレントモードは、CAN トランシーバの受信専用モードです。例えば、このモードはバス媒体の接続テスト用またはソフトウェア主導の選択的復帰用に使えます。CAN サイレントモードでは、本デバイスはバスからデータを受信できますが、トランスミッタは無効になるため CAN バスヘータを送信する事はできません。バスピンはリセッピ状態へと解放されます。その他の全てのデバイス機能は、CAN ノーマルモード中と同様に動作し続けます。CAN バイアシング機能はアクティブなままです。CAN サイレントモードは、CAN コントローラの異常によって全てのネットワーク通信が妨害されてしまう事を防ぐために使えます。

図 2-5 に示した通り、CAN トランシーバは以下の場合に CAN サイレントモードへ移行します。

1. 本デバイスがノーマルモード中(DOPM = Normal)、かつ、CAN トランシーバが CAN サイレントモード中(COPM = CAN サイレント)
2. 本デバイスがノーマルモード中、かつ、CAN トランシーバが CAN ノーマルモード中、かつ、RXD リセッピ クランピング異常が検出された

VCC TRX 低電圧の検出時にトランシーバが CAN サイレントモードであった場合、本デバイスが μC リセットモードへ切り換わるまでトランシーバは CAN サイレントモードのままです。デバイスのノーマルモード中に CAN ノーマルモードが選択されても、RXD リセッピ クランピング異常が検出された時に CAN トランシーバは CAN サイレントモードへ移行し CAN サイレントモードのままとなります。

2.2.5 CAN ノーマルモード

CAN ノーマルモードでは、内蔵トランシーバは CANH/CANL バスラインを介してデータを送受信できます。出力ドライバ段が動作し、TXD 入力からのデータを CAN バスへと駆動します。バスライン上のアナログ信号はレシーバによってデジタルデータ信号へ変換され、RXD ピンへ出力されます。バスのバイアスは $V_{\text{VCC}}/2$ に設定されます。

バスライン上の出力信号のスロープは、電磁波エミッション(EME)が最小となるように最適に制御されます。

図 2-5 に示した通り、CAN トランシーバは以下の場合に CAN ノーマルモードへ移行します。

1. 本デバイスがノーマルモード中(DOPM = ノーマル)、かつ、CAN トランシーバが有効(ビット COPM = 01)、かつ、VCC TRX 低電圧が検出されていない、かつ、RXD リセッピ クランピングが検出されていない
2. トランシーバが CAN 限定(Reduced)ノーマルモード中、かつ、 $V_{\text{VCC}} > V_{\text{VCC_UV_TX_Clear}}$ が $t_{\text{UV_VCC_TRX_debounce}}$ よりも長く持続
Note: V_{VCC} が回復($V_{\text{VCC}} > V_{\text{VCC_UV_TX_Clear}}$)した後に、CAN トランシーバは CAN ノーマルモードへ移行しますが、本デバイスはデバイススタンバイモードへ移行します。本デバイスは、DOPM=ノーマルが設定された後にデバイスノーマルモードへ移行します。

CAN ノーマルモードが COPM ビットで選択されている時に TXD ピンが Low に保持された場合(例: GND への短絡等による)、トランシーバは CAN ノーマルモードへ移行せずに CAN サイレントモードへ切り換わるか、CAN サイレントモードのままとなります。トランシーバは、TXD ピンが High へ遷移するまで CAN サイレントモードのままです。これにより、ハードウェアまたはソフトウェアのアプリケーション異常によってバスラインが誤ってドミナント状態へ駆動される事を防ぎます。

アプリケーションは、トランシーバステータスレジスタ(2.2.7.2. 「TRXSR レジスタ」参照)内の CAN トランスミッタステータスビット(TXS)を読み出す事により、CAN トランスミッタがデータを送信可能な状態なのか、それとも無効にされているのか判別できます。

2.2.6 CAN 限定(Reduced)ノーマルモード

CAN 限定(Reduced)ノーマルモードでは、VCC が $V_{\text{VCC_UV_TRX_Set}}$ しいきい値よりも低くなるため、トランスミッタは Off になります。CAN ノーマルモードで利用可能なその他の全ての機能は、CAN 限定(Reduced)ノーマルモードでも有効です。

図 2-5 に示した通り、CAN トランシーバは以下の場合に CAN 限定(Reduced)ノーマルモードへ移行します。

- トランシーバが CAN ノーマルモード中、かつ、 $V_{\text{VCC}} < V_{\text{VCC_UV_TRX_Set}}$ が $t_{\text{UV_VCC_debounce}}$ よりも長く持続

2.2.7 関連レジスタ

2.2.7.1 CAN トランシーバ制御レジスタ (アドレス: 0x20)

名称: TRXCR
 オフセット: 0x20
 リセット: 0x41
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved	CFDPE	PNCFOK	CPNE	Reserved[1:0]		COPM[1:0]	
Access	R	R/W	R/W	R/W	R	R	R/W	R/W
Reset	0	1	0	0	0	0	0	1

Bit 7 – 予約済み 将来用に予約済み

Bit 6 – CFDPE

選択的復帰機能を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定することで CAN FD パッシブ機能を有効にする必要があります。このビットは、パワーオン リセット後に既定値により「1」に設定されます。この設定の効果により、本デバイスが WUP を待機している時に CAN FD フレームは無視されます。このビットが「0」に設定されている時に高データ ビットレートで FD フレームが送信されると、エラーカウンタが増加します。

Bit 5 – PNCFOK

ホスト マイクロコントローラは、パーシャル ネットワーキング レジスタを正しく設定した後に、このビットを「1」に設定する必要があります。その後パーシャル ネットワーキングの設定に関連するレジスタへの書き込みアクセスが発生すると、本デバイスは自動的にこのビットを「0」にリセットします。

Bit 4 – CPNE

選択的復帰機能を有効にするには、ホスト マイクロコントローラがこのビットを「1」に設定する必要があります。

Bit 3:2 – 予約済み[1:0] 将来用に予約済み

Bit 1:0 – COPM[1:0] CAN トランシーバ動作モード選択

TRXCR レジスタは制御レジスタです。従って、トランシーバの実際の状態はこのレジスタに反映されません。COPM ビットは、本デバイスがノーマルモードへ切り換わる時に期待するトランシーバの動作モードを指定するだけです。図 2-5 内の有限ステートマシンは COPM ビットを変更しません。

COPM[2:0]	CAN トランシーバの動作モード
2'b00	CAN スタンバイモード
2'b01	CAN ノーマルモード
2'b11	CAN サイレントモード

2.2.7.2 CAN トランシーバステータス レジスタ (アドレス: 0x22)

名称: TRXSR
 オフセット: 0x22
 リセット: 0x48
 属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	TXS	PNERRS	PNCFS	PNOSCS	CBSS	Reserved[1:0]		TXDOOTS
Access	R	R	R	R	R	R	R	R
Reset	0	1	0	0	1	0	0	0

Bit 7 – TXS CAN トランスミッタ ステータス

本デバイスは、トランスミッタがデータを送信可能な状態である場合にこのビットを「1」に設定し、CAN トランスミッタが無効である場合にこのビットを「0」に設定します。

Bit 6 – PNERRS パーシャル ネットワーキング エラー検出ステータス

本デバイスは、CAN パーシャル ネットワーキング エラーが何も検出されていない場合(PNEFD = 0 && PNCFOK = 1 && オシレータ ハードウェア異常の検出なし(既定値))にこのビットを「0」に設定し、それ以外の場合(PNEFD = 1 || PNCFOK = 0)にこのビットを「1」に設定します。

Bit 5 – PNCFS パーシャル ネットワーキング設定ステータス

本デバイスは、パーシャル ネットワーキングの設定エラーが検出された場合(PNCFOK = 0)にこのビットを「0」に設定します。

Bit 4 – PNOSCS パーシャル ネットワーキング オシレータ OK

本デバイスは、CAN パーシャル ネットワーキング オシレータが目標周波数で動作している場合にこのビットを「1」に設定します。

Bit 3 – CBSS CAN バス ステータス

本デバイスは、CAN バスが t_{Silence} より長く非アクティブであった場合にこのビットを「1」に設定します。

Bit 2:1 – 予約済み[1:0] 将来用に予約済み

Bit 0 – TXDOOTS TXD タイムアウト ステータス

本デバイスは、TXD ドミナント タイムアウト イベントが原因で CAN トランスミッタが無効にされた場合にこのビットを「1」に設定し、このイベントが検出されなかった場合に「0」に設定します。

2.2.7.3 CAN バス異常インジケータ レジスタ (アドレス: 0x33)

名称: BFIR
オフセット: 0x33
リセット: 0x00
属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	Reserved[5:0]						BOUT	BSC
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – 予約済み[5:0] 将来用に予約済み

Bit 1 – BOUT CAN バスドミナント タイムアウト イベント インジケータ

BOUT ビットは、バスドミナント タイムアウト検出の現在のステータスを示します。このビットの読み値が「1」である場合、バスは現在ドミナント タイムアウト状態です。

Bit 0 – BSC CAN バス短絡イベント キャプチャ インジケータ

BSC ビットは、バス短絡イベント検出の現在の状態を示します。このビットの読み値が「1」である場合、バスは現在短絡状態です。

2.2.7.4 CAN トランシーバ イベント ステータス レジスタ 2 (アドレス: 0x35)

名称: TRXESR2
オフセット: 0x35
リセット: 0x00
属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	Reserved[6:0]							RXDRCS
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	0

Bit 7:1 – 予約済み[6:0] 将来用に予約済み

Bit 0 – RXDRCS RXD リセッショ クランピング ステータス

本デバイスは、RXD リセッショ クランピング イベントが検出され、かつ TRXESR2 レジスタ内でこのイベントのキャプチャが有効になっている場合に、このビットを「1」に設定します。本デバイスは、本デバイスがスリープ、スタンバイ、パワーオフモードのいずれかへ移行した時または RXD ピンが再びドミナントを示した時に、このビットを「0」へリセットします。


2.3 内蔵 LIN トランシーバの動作モード(ATA6580/5 を除く)

ATA658xの内蔵 LIN トランシーバは、ISO 17987-4 と SAE J2602-2 に準拠して設計されています。このトランシーバは LIN の電気物理層を実装します。本デバイスは、車両内の低速データ通信(例: 車載利便性向上機能向け通信)を提供するよう設計されています。LIN バスの改良されたスロープ制御は最高 20Kbaud のデータ通信を保証します。

内蔵 LIN トランシーバは次の動作モードをサポートします: LIN ノーマルモード、LIN スタンバイモード。

LIN トランシーバの動作モードは、本デバイスの動作モードと、LIN モード制御レジスタ内の LOPM ビット(2.3.4.1. 「LTRXCR レジスタ」参照)の設定によって決まります。本デバイスがノーマルモード中である場合、LIN モード制御レジスタ内の LOPM ビットにより、どちらかの LIN トランシーバ動作モードが選択できます。

図 2-7. 内蔵 LIN トランシーバの動作モード



2.3.1 LIN ノーマルモード

このモードは、LIN インターフェイスの通常の送受信モードです。LIN ノーマルモード中は、LIN バス復帰は無効です。

図 2-7 に示す通り、LIN トランシーバは以下の場合に LIN ノーマルモードへ移行します。

- LIN スタンバイモードから: デバイス動作モードがノーマルモードに設定されている、かつ、VCC TRX 低電圧が検出されていない、かつ、S TRX 低電圧が検出されていない、かつ、本デバイスがノーマルモードへ切り換わる、かつ、LIN トランシーバ過熱シャットダウンが検出されていない、かつ、LOPM が LIN ノーマルモードに設定されている

2.3.2 LIN スタンバイモード

LIN トランシーバは、システム電源投入後に LIN スタンバイモードへ自動的に切り換わります。このモードでは、LIN 通信は無効です。LIN ピンが GND へ短絡した場合、消費電流を最小化するために LIN ピンと VS ピンの間の内部終端抵抗は無効にされます。LIN ピンと VS ピンの間には、弱いプルアップ電流(10 μ A typ)しか流れません。LINWUE ビット(LIN バス復帰イベント検出イネーブル、2.3.4. 「LIN トランシーバ関連のレジスタ」参照)の設定により、LIN バス復帰機能を有効または無効にできます。LINWUE ビットが「1」に設定されている場合、LIN バス電圧が事前復帰 LIN (V_{LINH})レベルを下回ると、LIN ピンのリセツプ出力電圧を安定させるために、VS と LIN の間で強いプルアップ電流が有効になります。同時に、内部 LIN レシーバが有効になり、復帰検出タイマが起動します。有効な LIN バス復帰イベントが検出されると、レジスタビット LINWUS が「1」に設定されます。このイベントは RXD/RXD_LIN ピンで示されます。LIN トランシーバが LIN スタンバイモードになると、強いプルアップ電流は再び無効になり、LINWUS ビットはマイクロコントローラによってリセットされます。LIN トランシーバ過熱シャットダウン中に LIN 復帰は無効になります。図 2-7 に示す通り、LIN トランシーバは以下の場合に LIN スタンバイモードへ移行します。

1. LIN 電源 Off モードから: 本デバイスのパワーオン リセットが発生した
2. LIN ノーマルモードから: VCC TRX 低電圧が検出された、または、VS TRX 低電圧が検出された、または、本デバイスがスリープ/スタンバイ/ μ C リセットモードへ移行した、または、LIN トランシーバ過熱シャットダウンが検出された、または、LIN トランシーバモード制御レジスタ内の LOPM ビットが 2b01 に設定された

2.3.3 低電源電圧条件での動作

V_{VS} が最低 VS 動作しきい値 V_{VS_PWRON} より高い場合、LIN トランシーバは LIN 電源 Off モードから LIN スタンバイモードへ移行します。 V_{VS} が低電圧しきい値 $V_{VS_UV_TRX_Clear}$ を超え、かつ $V_{VCC} > V_{VCC_UV_TRX_Clear}$ である場合、LIN トランシーバを有効にできます。

LIN スタンバイモード中に VS ピンでの電源電圧が VS 動作しきい値 V_{VS_PWROFF} を下回ると、LIN トランシーバは LIN 電源 Off モードへ切り換わります。

LIN ノーマルモード中に VS ピンの電圧レベルが VS トランシーバ低電圧検出しきい値 $V_{VS_UV_TRX_Set}$ を下回ると、LIN トランシーバは LIN スタンバイモードへ切り換わります。異常動作や誤ったバスメッセージを防ぐため、LIN トランシーバは無効になります。VCC 電圧が VCC TRX 低電圧しきい値 $V_{VCC_UV_TRX_Set}$ を下回った場合にも、LIN トランシーバは LIN スタンバイモードへ切り換わります。LIN バス復帰は、 V_{VS} が VS TRX 低電圧検出レベルよりも高い場合にのみ可能です。

2.3.4 LIN トランシーバ関連のレジスタ

2.3.4.1 LIN トランシーバ制御レジスタ (アドレス: 0x21)

名称: LTRXCR
 オフセット: 0x21
 リセット: 0x01
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[5:0]					LOPM[1:0]		
Access	R	R	R	R	R	R	R/W	R/W
Reset	0	0	0	0	0	0	0	1

Bit 7:2 – 予約済み[5:0] 将来用に予約済み

Bit 1:0 – LOPM[1:0] LIN トランシーバ動作モード選択

LOPM[1:0]	LIN トランシーバ動作モード(ATA6582/3/7/8 内の LIN 1 トランシーバ向け)
2'b01	LIN スタンバイモード
2'b10	LIN ノーマルモード

LTRXCR レジスタは制御レジスタです。従って、LIN トランシーバの実際の状態はこのレジスタに反映されません。LOPM ビットは、本デバイスがノーマルモード中である時に目標とするトランシーバの動作モードを指定するだけです。図 2-7 内の有限ステートマシンは LOPM ビットを変更しません。

2.3.4.2 LTRXSR – LIN トランシーバステータス レジスタ (アドレス: 0x24)

名称: LTRXSR
 オフセット: 0x24
 リセット: 0x00
 属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	Reserved[5:0]					LTXDOUTS	LTXS	
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – 予約済み[5:0] 将来用に予約済み

Bit 1 – LTXDOUTS TXD_LIN タイムアウト ステータス

本デバイスは、TXD_LIN ドミナント タイムアウト イベントが原因で LIN トランスミッタが無効にされた場合にこのビットを「1」に設定し、このイベントが検出されていない場合に「0」に設定します。

Bit 0 – LTXS LIN トランシーバステータス

本デバイスは、LIN トランシーバがデータを送受信可能な状態である場合にこのビットを「1」に設定します。

2.4 ATA6580/1/5/6 における復帰

ATA6580/1/5/6 では、次の復帰要因により復帰可能です: LIN (ATA6581/6)、CAN、WAKE

以下では、各復帰方法について説明します。

2.4.1 WAKE ピンによるローカル復帰

ATA6580/1/5/6 は、高電圧対応 WAKE 入力ピンを使ってデバイスを復帰させる事ができます。このピンはエッジ センシティブです。本デバイスは、このピンの Low→High または High→Low 遷移時にスリープから復帰します。通常は WAKE ピンをイグニション スイッチに接続する事で、イグニション On の時にローカル復帰信号を生成します。

ノイズによる誤った復帰を防ぐため、このピンはグリッチ抑制回路を内蔵しています。ローカル復帰要求は、WAKE ピン上の論理レベルが t_{local_wu} 以上持続した後に遷移し、遷移後の論理レベルも t_{local_wu} 以上持続した後にのみ検出されます。

WAKE ピンを介するローカル復帰は、レジスタビット LWUFE および LWURE (2.4.5.14. 「WAKECR レジスタ」参照)により有効または無効にでき、WAKE ピンの論理レベルはレジスタ PWKS (2.4.5.2. 「PWKS レジスタ」参照)から読み出せます(V_{VCC} または $V_{VCC_μC}$ が有効レンジ内である場合)。

低消費電力モード中のバッテリー電流を低減するため、WAKE ピンは内部プルアップ/プルダウン電流源を備えています。これらは、下記の通りに WAKE ピンで安定したレベルが検出された後に有効になります。

- ピンで High レベルが検出された後は VS への内部プルアップが有効
- ピンで Low レベルが検出された後は GND への内部プルダウンが有効

ローカル復帰は、スタンバイモードまたはスリープモード中にのみ可能です。ノーマルモード中は、ビット PWKVS から WAKE ピンの状態をいつでも読み出せます。その他のモードでは、ローカル復帰が有効である場合にのみ PWKVS は有効です。ローカル復帰機能を使わないアプリケーションでは、ローカル復帰を無効にし、WAKE ピンを GND に接続する事で EMC 性能を最適化します。

2.4.2 リモート復帰

2.4.2.1 LIN リモート復帰

LINWUE ビット(2.3.4. 「LIN トランシーバ関連のレジスタ」参照)の設定により、LIN バス復帰機能を有効または無効にできます。このビットが「1」に設定されている場合、LIN バス電圧が LIN ドライバドミナントしきい値を下回ると内部 LIN レシーバが有効になり、復帰検出タイマが起動します。ドミナントバスレベルが t_{bus} よりも長く持続した後の LIN ピンの立ち上がりエッジでリモート復帰要求となります。有効な LIN バス復帰イベントが検出されると、レジスタビット LINWUS が「1」に設定されます。LIN ピンのリセット出力電圧を安定させるため、VS と LIN の間で強いプルアップ電流源が有効になります。このイベントは、RXD/RXD_LIN ピンを介してマイクロコントローラに示されます。LIN トランシーバが LIN スタンバイモードになると強いプルアップ電流源は再び無効になり、LINWUS ビットはマイクロコントローラによってリセットされます。

2.4.2.2 ISO 11898-2:2016 に従うリモート復帰フレーム

2.4.2.2.1 CAN 選択的復帰

パーシャル ネットワーキングにより、決められた専用のフレーム(復帰フレーム(WUF)と呼ぶ)を使って CAN ノードまたは CAN サブネットワークを個別に復帰させる事が可能となります。特定ノードのタスクが要求されない場合、そのノードは選択的スリープモードに設定されます。

CAN 復帰(CWUE = 1)と CAN 選択的復帰(CPNE = 1)の両方が有効かつパーシャル ネットワーキング レジスタが正しく設定されている(PNCFOK = 1)場合、トランシーバはバス上で専用の CAN 復帰フレームを監視します。復帰フレームを正しく検出するために、高精度オシレータと低消費電力高速コンパレータが有効になります。

ISO11898-2 に従う復帰フレームは、ID フィールド、データ長コード(DLC)、データフィールド(任意)、CRC コード(CRC デリミタを含む)で構成される CAN フレームです。

復帰 CAN フレーム(ID とデータ)は、CAN パーシャル ネットワーキング設定用の関連レジスタを使って設定可能です。フレーム制御レジスタ CFCR(2.4.4.10. 「CFCR レジスタ」参照)内の IDE ビットにより、復帰フレームフォーマットに対して標準 ID(11 ビット)または拡張 ID(29 ビット)が選択できます。

WUF ID は、ID レジスタ(2.4.4.2. 「CIDR0 レジスタ」～2.4.4.5. 「CIDR3 レジスタ」参照)で設定します。ID ビットは、ID マスクレジスタ(2.4.4.6. 「CIDMR0 レジスタ」～2.4.4.9. 「CIDMR3 レジスタ」参照)を使ってマスクできます(ビット値「1」はドントケアを意味する)。

データフィールドは復帰させるノードを示します。受信したデータフィールドをデータマスクと比較する事により、1 つの復帰フレームで複数のノードのグループを復帰させる事ができます。ノードのグループは、事前に定義してデータマスク内のビットに関連付ける事ができます。

CAN 復帰フレームのデータフィールド内で期待されるデータバイトの数は、データ長コード(フレーム制御レジスタ(2.4.4.10. 「CFCR レジスタ」参照)内の DLC ビット)を使って設定します。DLC ≠ 0000 (1 つ以上のデータバイトが期待される)の場合、復帰が成功するには、受信した復帰フレームのデータフィールド内で少なくとも 1 つのビットが「1」に設定され、かつ、トランシーバと関連付けられたデータマスク レジスタ(定義するデータマスク向けのレジスタ)内で少なくとも 1 つの対応するビットが「1」に設定されている必要があります。論理「1」で一致した各ビットペアは、有効にするノードのグループを示します(データフィールドは最大 8 バイト長であるため、最大 64 個のノードのグループを定義可能)。

DLC = 0000 である場合、WUF が有効な ID を格納し、かつ受信したデータ長コードが「0000」であれば、データマスク内に保存されている値に関係なく、1 つのノードが復帰します。DLC ≠ 0000 かつ全てのデータマスク ビットが「0」に設定されている場合、本デバイスを CAN バス経由で復帰させる事はできません(既定値では全てのデータマスク ビットが「1」である事に注意)。WUF が有効な ID を格納していても、フレーム制御レジスタ内の DLC と WUF 内の DLC が一致しないとデータフィールドは無視され、どのノードも復帰しません。データ長コードとデータフィールドは、復帰フレームの評価から除外できます。ビット PNDM = 0 (2.4.4.10. 「CFCR レジスタ」参照)である場合、フレームが有効な復帰フレームを格納しているかどうかを判定するために ID フィールドのみが評価されます。PNDM = 1 (既定値)である場合、データフィールドは復帰フレームの評価(復帰フィルタ処理)に含まれます。

PNDM = 0 である場合、以下の場合に有効な復帰フレームが検出され復帰イベントがキャプチャされ、CWUS が「1」に設定されます。

- 受信した復帰フレーム内の ID フィールドが復帰フィルタ処理後の ID レジスタ内のパターンと一致する
AND
- 受信したフレーム内の CRC フィールド(リセシブ CRC デリミタを含む)がエラーなく受信された

PNDM = 1 である場合、以下の場合に有効な復帰フレームが検出されます。

- 受信した復帰フレーム内の ID フィールドが復帰フィルタ処理後の ID レジスタ内のパターンと一致する
AND
- フレームはリモートフレームではない
AND
- 受信したフレーム内のデータ長コードが DLC ビットで設定されているデータ長コードと一致する
AND
- データ長コードが 0 より大きい場合: 受信したフレームのデータフィールド内で少なくとも 1 つのビットが「1」に設定され、関連付けられたデータマスク レジスタ内の対応するビットも「1」に設定されている
AND
- 受信したフレーム内の CRC フィールド(リセシブ CRC デリミタを含む)がエラーなく受信された

ACK フィールドの前で誤り(例: スタッフィング エラー)のある CAN フレームを受信すると内部エラーカウンタがインクリメントします。CAN フレームが ACK フィールドの前でエラーなく受信されると、カウンタはデクリメントします。CRC デリミタの後から次の SOF までの間に受信した全てのデータは、パーシャル ネットワーキング モジュールによって無視されます。カウンタがオーバーフロー(FEC > ERRCNT、2.4.4.11. 「EFCR レジスタ」参照)するとフレーム検出エラーがキャプチャされ(PNEFD = 1、2.4.5.6. CTRXESR 参照)、本デバイスは復帰します。カウンタはバイアスが Off になった時に 0 ヘリセットします。

PN(パーシャル ネットワーキング)関連レジスタの設定後に、マイクロコントローラは PNCFOK ビットを「1」に設定する必要があります。本デバイスは、CAN パーシャル ネットワーキング関連コンフィグレーション レジスタ(2.4.4.1. 「DRCR レジスタ」～2.4.4.14. 「CDMR0..7 レジスタ」参照)のいずれかに対する書き込みアクセスの後に PNCFOK ビットをクリアします。

復帰が有効(CWUE = 1)で CAN トランシーバが CAN スタンバイモード中である場合、たとえ選択的復帰が無効(CPNE = 0)であっても、あるいはパーシャル ネットワーキングが正しく設定されていなくても(PNCFOK = 0)、有効な全ての復帰パターン(ISO 11898-2:2016 に準拠)は復帰イベントをトリガします。

CAN トランシーバが CAN ノーマルまたはサイレントモード中であるか CAN 復帰が無効(CWUE = 0)である場合、全ての復帰パターンは無視されます。

2.4.2.2.2 CAN 選択的復帰と CAN FD

CAN FD (CAN Flexible Data-Rate)は、帯域幅とペイロードが強化された CAN プロトコルです。ISO 11898-1:2015 が規定する通り、CAN FD は CAN プロトコルに基づき、CAN と同じ調停方法を使います。しかし、調停フェイズ後にデータレートが増加し、データビットは調停フェイズ中よりも高いビットレートで転送されます。CRC デリミタの時点で(コントローラが ACK ビットを送信する前に)、ビットレートは調停フェイズ中と同じビットレートに戻ります。CAN FD は、ビットレートの向上に加えて、最大 64 バイトのデータフレームを許容します(通常の CAN では最大 8 バイト)。

ATA658x は、CAN FD フレームを有効フレームとして認識するよう設定できます。CFDPE = 1 である場合、CAN FD フレームのコントロール フィールドを受信するたびにエラーカウンタはデクリメントします。本デバイスは、パーシャル ネットワーキングが有効な状態でスリープモードのままです。PNDM = 0 かつフレームが有効な ID を格納していても、CAN FD フレームは有効な復帰フレームとして認識されません。CAN FD フレームのコントロール フィールドを受信した後、アイドル状態が再度検出されるまで、本デバイスは後続のバス信号を無視します。

CFDPE が「0」に設定されている場合、パーシャル ネットワーキング モジュールは CAN FD フレームをエラーのあるフレームとして解釈します。従って、CAN FD フレームを受信した時にエラーカウンタはインクリメントします。エラーカウンタがオーバーフローすると、PNEFD ビットが「1」に設定され、本デバイスは復帰します。

2.4.2.3 ISO 11898-2:2016 に従うリモート復帰パターン

CAN バス復帰が有効(CWUE = 1)で CAN 選択的復帰は無効(CPNE = 0 または PNCFOK = 0)である場合、CAN トランシーバが CAN スタンバイモード中である時に本デバイスは標準復帰パターン(ISO11898-2:2016 に準拠)をバス上で監視します。

この復帰フィルタ処理は、バスがドミナントにクランプされている場合やノイズ (バス上のスパイク、過渡電圧、EMI 等)によってドミナント フェイズが発生した場合に誤って復帰イベントがトリガされる事を防ぐ働きをします。

復帰パターンは 1 回のリセッティブ バスレベルで区切られた 2 回のドミナント バスレベル (ドミナント-リセッティブ-ドミナント パターン、各バスレベルは t_{Filter} 以上持続)で構成されます。復帰パターンの監視中は、 t_{Filter} よりも短いドミナントまたはリセッティブ ビットは無視されます。


図 2-6 に示す完全なドミナント-リセッティブ-ドミナント パターンが有効な復帰パターンとして認識されるには、このパターンが t_{Wake} 以内に受信される必要があります。そうではない場合、内部復帰ロジックはリセットされます。この場合、復帰イベントをトリガするには、完全な復帰パターンを再送信する必要があります。

有効な CAN WUP がバス上で検出されると、トランシーバ イベント ステータス レジスタ(2.4.5.6. 「**CTRXESR レジスタ**」参照)内の復帰ビット CWUS が「1」に設定され、RXD ピンは Low に駆動されます。

WUP による CAN 復帰は、CWUE ビット(= 0)によってのみ無効にできます。CWUE が「0」に設定されている場合、CAN バスを介するリモート復帰は一切できません。CWUE が「1」かつ選択的復帰が無効である場合、本デバイスは復帰パターン(WUP)の検出後にスリープモードからスタンバイモードへ移行します。CWUE が「1」かつ選択的復帰も有効である場合、本デバイスは WUP を検出すると最初にバスのバイアシングを有効にし、その後有効な WUF (2.4.2.2. 「**ISO 11898-2:2016 に準拠するリモート復帰フレーム**」参照)を検出した場合にのみスタンバイモードへ移行します。

図 2-8 に、バス バイアシングと WUP 検出の制御を示します。

図 2-8. WUP 検出とバイアスの制御



2.4.3 SPI を介する復帰(ATA6582/3/7/8)

システムが低消費電力モード中(ただし VCC または VCC_μC がアクティブで SPI インターフェイスが有効)である時に SPI コマンドを受信すると、本デバイスは復帰して SPI コマンドと一緒に発行された動作モードへ移行します。SPI コマンドが異常(例: コマンド長が不正、読み出し専用レジスタへの書き込み等)である場合、本デバイスの割り込みイベントもトリガされます。

2.4.4 CAN パーシャル ネットワーキングの設定に関連するレジスタ

2.4.4.1 データレート コンフィグレーション レジスタ (アドレス: 0x26)

名称: DRCCR
 オフセット: 0x26
 リセット: 0x05
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[4:0]				DR[2:0]			
Access	R	R	R	R	R	R/W	R/W	R/W
Reset	0	0	0	0	0	1	0	1

Bit 7:3 – 予約済み[4:0] 将来用に予約済み

Bit 2:0 – DR[2:0] CAN データレート選択

DR[2:0]	CAN データレート(kbit/s)
3'b000	50
3'b001	100
3'b010	125
3'b011	250
3'b100	予約済み(将来用、現在は 500kbit/s を選択)
3'b101	500
3'b110	予約済み(将来用、現在は 500kbit/s を選択)
3'b111	1000

2.4.4.2 CAN ID レジスタ 0 (アドレス: 0x27)

名称: CIDR0
オフセット: 0x27
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	ID0[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – ID0[7:0]

拡張フレームフォーマットの ID0 ビット(ID07~ID00)

2.4.4.3 CAN ID レジスタ 1 (アドレス: 0x28)

名称: CIDR1
オフセット: 0x28
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	ID1[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – ID1[7:0]

拡張フレームフォーマットの ID1 ビット(ID15~ID08)

2.4.4.4 CAN ID レジスタ 2 (アドレス: 0x29)

名称: CIDR2
 オフセット: 0x29
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	ID2[5:0]					ID2[1:0]		
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – ID2[5:0]

拡張フレームフォーマットの ID2 ビット(ID23~ ID18)、標準フレームフォーマットの ID05~ID00

Bit 1:0 – ID2[1:0]

拡張フレームフォーマットの ID2 ビット(ID17~ID16)

2.4.4.5 CAN ID レジスタ 3 (アドレス: 0x2A)

名称: CIDR3
 オフセット: 0x2A
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[2:0]			ID3[4:0]				
Access	R	R	R	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:5 – 予約済み[2:0] 将来用に予約済み**Bit 4:0 – ID3[4:0]**

拡張フレームフォーマットの ID3 ビット(ID28~ ID24)、標準フレームフォーマットの ID10~ID06

2.4.4.6 CAN ID マスクレジスタ 0 (アドレス: 0x2B)

名称: CIDMR0
 オフセット: 0x2B
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	IDM0[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – IDM0[7:0]

拡張フレームフォーマットの IDM0 マスクビット(ID07~ID00) 「1」は「ドントケア」を意味します。

2.4.4.7 CAN ID マスクレジスタ 1 (アドレス 0x2C)

名称: CIDMR1
 オフセット: 0x2C
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	IDM1[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – IDM1[7:0]

拡張フレームフォーマットの IDM1 マスクビット(ID15~ID08)「1」は「ドントケア」を意味します。

2.4.4.8 CAN ID マスクレジスタ 2 (アドレス: 0x2D)

名称: CIDMR2
 オフセット: 0x2D
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	IDM2[5:0]						IDM2[1:0]	
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – IDM2[5:0]

拡張フレームフォーマットの IDM2 マスクビット(ID23~ ID18)、標準フレームフォーマットの ID05~ ID00

Bit 1:0 – IDM2[1:0]

拡張フレームフォーマットの IDM2 マスクビット(ID17~ID16)「1」は「ドントケア」を意味します。

2.4.4.9 CAN ID マスクレジスタ 3 (アドレス: 0x2E)

名称: CIDMR3
 オフセット: 0x2E
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[2:0]			IDM3[4:0]				
Access	R	R	R	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:5 – 予約済み[2:0] 将来用に予約済み

Bit 4:0 – IDM3[4:0]

拡張フレームフォーマットの IDM2 マスクビット(ID17~ID16)「1」は「ドントケア」を意味します。

2.4.4.10 CAN フレーム コンフィグレーション レジスタ (アドレス: 0x2F)

名称: CFCR
 オフセット: 0x2F
 リセット: 0x40
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	IDE	PNDM	Reserved[1:0]		DLC[3:0]			
Access	R/W	R/W	R	R	R/W	R/W	R/W	R/W
Reset	0	1	0	0	0	0	0	0

Bit 7 – IDE ID フォーマット

ホスト マイクロコントローラは、ID が拡張フレーム フォーマット内の ID(29 ビット)である場合にこのビットを「1」に設定し、標準フレーム フォーマット内の ID(11 ビット)である場合にこのビットを「0」に設定する必要があります。

Bit 6 – PNDM パーシャル ネットワーキング データマスク

ホスト マイクロコントローラは、データ長コード(DLC)とデータフィールドが復帰時に評価される場合にこのビットを「1」に設定し、それらが復帰に対して「ドントケア」である場合にこのビットを「0」に設定する必要があります。

Bit 5:4 – 予約済み[1:0] 将来用に予約済み

Bits 3:0 – DLC[3:0] データ長設定

CAN フレーム内で期待されるデータバイト数を選択します。

DLC[3:0]	データバイト数
4'b0000	0
4'b0001	1
4'b0010	2
4'b0011	3
4'b0100	4
4'b0101	5
4'b0110	6
4'b0111	7
4'b1000	8
4'b1001~4'b1111	8、DM0(データマスク 0)は無視

2.4.4.11 エラーフレーム カウンタしきい値 (アドレス: 0x3A)

名称: EFCR
 オフセット: 0x3A
 リセット: 0x1F
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[2:0]			EERCNT[4:0]				
Access	R	R	R	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	1	1	1	1	1

Bit 7:5 – 予約済み[2:0] 将来用に予約済み

Bit 4:0 – EERCNT[4:0] エラーフレーム カウンタ オーバーフローしきい値設定

カウンタがオーバーフロー (カウンタ値 > EERCNT)するとフレーム検出エラーがキャプチャ(PNEFD = 1)され、本デバイスは復帰します。

2.4.4.12 エラーカウンタ レジスタ (アドレス: 0x3B)

名称: FECR
オフセット: 0x3B
リセット: 0x00
属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	Reserved[2:0]			FEC[4:0]				
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	0

Bit 7:5 – 予約済み[2:0] 将来用に予約済み

Bit 4:0 – FEC[4:0]

本デバイスが ACK フィールドの前でエラー(例: スタッフィング エラー)を含む CAN フレームを受信すると、内部エラーカウンタがインクリメントします。CAN フレームが ACK フィールドの前でエラーなく受信されると、カウンタはデクリメントします。CRC デリミタの後から次の SOF までに受信されるデータは、パーシャル ネットワーキング モジュールによって無視されます。カウンタがオーバーフロー(FEC > EERCNT、2.4.4.11. 「EFCR レジスタ」参照)すると、フレーム検出エラーがキャプチャされ(PNEFD = 1、2.4.5.6 「CTRXESR レジスタ」参照)、本デバイスは復帰します。カウンタはバイアスが Off になりパーシャル ネットワーキングが再有効化された時に 0 へリセットされます。

2.4.4.13 グリッチフィルタしきい値レジスタ (アドレス: 0x67)

名称: GLFT
オフセット: 0x67
リセット: 0x02
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[4:0]				GLF[2:0]			
Access	R	R	R	R	R	R/W	R/W	R/W
Reset	0	0	0	0	0	0	1	0

Bit 7:3 – 予約済み[4:0] 将来用に予約済み

Bit 2:0 – GLF[2:0]

グリッチフィルタのしきい値(調停ビットレートの 5~55%)を設定します。

GLF[2:0]	サンプル数(≤500Kbit/s)	サンプル数(1Mbit/s)
3'b000	1 [<2.42%/<5.17%]	1 [<4.83%/<10.35%]
3'b001	2 [<4.83%/<7.76%]	2 [<9.66%/<15.52%]
3'b010	3 [<7.25%/<10.35%]	3 [<14.49%/<20.7%]
3'b011	4 [<9.66%/<12.94%]	4 [<19.32%/<20.87%]
3'b100	5 [<12.08%/<15.52%]	5 [<24.15%/<31.05%]
3'b101	6 [<14.49%/<18.11%]	6 [<28.99%/<36.22%]
3'b110	7 [<16.91%/<20.7%]	7 [<33.82%/<41.40%]
3'b111	24 [<57.97%/<64.69%]	13 [<62.8%/<72.45%]

2.4.4.14 CAN データマスク レジスタ 0...7 (アドレス: 0x68...0x6F)

名称: CDMR0..7
 オフセット: 0x68...0x6F
 リセット: 0xFF
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	DM0...7[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	1	1	1	1	1	1	1	1

Bit 7:0 – DM0...7[7:0] データマスク 0...7 設定

表 2-1. CAN フレームとデータマスクの対応

タイプ	DLC											
CAN フレーム	DLC > 8	DLC	バイト 0	バイト 1	バイト 2	バイト 3	バイト 4	バイト 5	バイト 6	バイト 7	CRC	
データマスク		DLC	00	DM1	DM2	DM3	DM4	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 8	DLC	バイト 0	バイト 1	バイト 2	バイト 3	バイト 4	バイト 5	バイト 6	バイト 7	CRC	
データマスク		DLC	DM0	DM1	DM2	DM3	DM4	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 7		DLC	バイト 0	バイト 1	バイト 2	バイト 3	バイト 4	バイト 5	バイト 6	CRC	
データマスク			DLC	DM1	DM2	DM3	DM4	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 6			DLC	バイト 0	バイト 1	バイト 2	バイト 3	バイト 4	バイト 5	CRC	
データマスク				DLC	DM2	DM3	DM4	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 5				DLC	バイト 0	バイト 1	バイト 2	バイト 3	バイト 4	CRC	
データマスク					DLC	DM3	DM4	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 4					DLC	バイト 0	バイト 1	バイト 2	バイト 3	CRC	
データマスク		—	—	—		DLC	DM4	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 3		—	—	—		DLC	バイト 0	バイト 1	バイト 2	CRC	
データマスク		—	—	—	—		DLC	DM5	DM6	DM7	CRC	
CAN フレーム	DLC = 2		—	—	—	—		DLC	バイト 0	バイト 1	CRC	
データマスク		—	—	—	—	—		DLC	DM6	DM7	CRC	
CAN フレーム	DLC = 1		—	—	—	—	—		DLC	バイト 0	CRC	
データマスク		—	—	—	—	—	—		DLC	DM7	CRC	

2.4.5 CAN パーシャル ネットワーキングの設定に関連するレジスタ

2.4.5.1 バス異常イベント キャプチャ イネーブル レジスタ (アドレス: 0x32)

名称: BFECR
 オフセット: 0x32
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[5:0]						BOUTE	BSCE
Access	R	R	R	R	R	R	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – 予約済み[5:0] 将来用に予約済み

Bit 1 – BOUTE バスドミナント タイムアウト イベント キャプチャ イネーブル

バスドミナント タイムアウト 検出を有効にするには、BOUTE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、バスドミナント タイムアウト 検出は無効になります。

Bit 0 – BSCE バス短絡 イベント キャプチャ イネーブル

バス短絡 イベント 検出を有効にするには、BSCE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、バス短絡 イベント 検出は無効になります。

2.4.5.2 WAKE ピン ステータス レジスタ (アドレス: 0x4B)

名称: PWKS
オフセット: 0x4B
リセット: 0x00
属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	Reserved[5:0]						PWKVS	Reserved
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – 予約済み[5:0] 将来用に予約済み**Bit 1 – PWKVS** WAKE ピン電圧ステータス

本デバイスは、WAKE が High であればこのビットを「1」に設定し、WAKE が Low であればこのビットを「0」に設定します。ローカル復帰が無効である場合、パワーダウン モード中に PWKVS は常に「0」です。

Bit 0 – 予約済み 将来用に予約済み**2.4.5.3 グローバル イベント ステータス レジスタ (アドレス: 0x60)**

名称: GESR
オフセット: 0x60
リセット: 0x01
属性: 読み出し専用

Bit	7	6	5	4	3	2	1	0
	OSCS	Reserved	BFES	LTRXES	WKES	CTRRES	LDOES	SYSES
Access	R	R	R	R	R	R	R	R
Reset	0	0	0	0	0	0	0	1

Bit 7 – OSCS システム オシレータ ステータス

本デバイスは、システム オシレータのハードウェア異常が検出されるとこのビットを「1」に設定し、システム オシレータが省電力化のために無効にされた時またはオシレータが有効になった後(例: デバイス ノーマルモード中)にハードウェア異常が解消した場合にこのビットを「0」に設定します。

Bit 6 – 予約済み 将来用に予約済み**Bit 5 – BFES** バス異常 イベント ステータス

本デバイスは、保留中のバス異常イベントが存在する(BFESR レジスタ内のいずれかのビットが「1」である)場合にこのビットを「1」に設定します。BFESR レジスタ内の全てのステータスビットがクリアされている場合、このビットの読み値は「0」です。

Bit 4 – LTRXES LIN トランシーバ イベント ステータス

本デバイスは、保留中の LIN トランシーバ イベントが存在する(LTRXESR レジスタ内のいずれかのビットが「1」である)場合に、このビットを「1」に設定します。LTRXESR レジスタ内の全てのステータスビットがクリアされている場合、このビットの読み値は「0」です。

Bit 3 – WKES WAKE イベント ステータス

本デバイスは、保留中の WAKE イベントが存在する(WKESR レジスタ内のいずれかのビットが「1」である)場合に、このビットを「1」に設定します。WKESR レジスタ内の全てのステータスビットがクリアされている場合、このビットの読み値は「0」です。

Bit 2 – CTRXES CAN トランシーバ イベント ステータス

本デバイスは、保留中の CAN トランシーバ イベントが存在する(CTRXESR レジスタ内のいずれかのビットが「1」である)場合に、このビットを「1」に設定します。CTRXESR レジスタ内の全てのステータスビットがクリアされている場合、このビットの読み値は「0」です。

Bit 1 – LDOES 低ドロップアウト電圧レギュレータ イベント ステータス

本デバイスは、保留中の VCC または VCC センサ レギュレータ イベントが存在する(LDOESR レジスタ内のいずれかのビットが「1」である)場合に、このビットを「1」に設定します。

Bit 0 – SYSES システムイベント ステータス

本デバイスは、保留中のシステムイベントが存在する(SESER レジスタ内のいずれかのビットが「1」である)場合に、このビットを「1」に設定します。SESER レジスタ内の全てのステータスビットがクリアされている場合、このビットの読み値は「0」です。

2.4.5.4 システムイベント ステータス レジスタ (アドレス: 0x61)

名称: SESR
オフセット: 0x61
リセット: 0x10
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	SYSE	VSUV	Reserved	PWRONS	Reserved[1:0]		SPIFS	IOUV
Access	R/W	R/W	R	R/W	R	R	R/W	R
Reset	0	0	0	1	0	0	0	0

Bit 7 – SYSE

内部システムエラー ビットは、以下の場合に本デバイスによって「1」に設定されます。

1. デバイス トリミング データレジスタのパリティチェックに失敗した
2. 内部電圧レギュレータ異常が検出された
3. 不正な内部デジタルステートが検出された

このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 6 – VSUV VS 低電圧ステータス

対応するイベント キャプチャが有効にされている場合、本デバイスは VS 電圧が $V_{VS_UV_TRX_Set}$ より低下した時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 5 – 予約済み 将来用に予約済み**Bit 4 – PWRONS パワーオン ステータス**

本デバイスは、電源投入後に本デバイスがパワーオフモードを終了した時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 3:2 – 予約済み[1:0] 将来用に予約済み**Bit 1 – SPIFS SPI 異常ステータス**

SECR レジスタ内で対応するイベント キャプチャが有効にされている場合、本デバイスは SPI フラッシュ異常が検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。SPIFS は、低電圧イベントが原因で本デバイスがスリープモードへ移行した時にもクリアされます。

Bit 0 – IOUV IO 電源低電圧イベント

対応するイベント キャプチャが有効にされている場合、本デバイスは IO 電源で低電圧イベント (ATA6580/1/5/6 では $V_{VCC} < V_{VCC_UV_IO_Set}$ 、ATA6582/3/7/8 では $V_{VCC_μC} < V_{VCC_UV_IO_Set}$) が検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。

2.4.5.5 LIN トランシーバイベント ステータス レジスタ (アドレス: 0x62)

名称: LTRXESR
オフセット: 0x62
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[3:0]				LTXDOUT	OVTL	OTPWL	LINWUS
Access	R	R	R	R	R/W	R/W	R	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:4 – 予約済み[3:0] 将来用に予約済み**Bit 3 – LTXDOUT LIN TXD ドミナント タイムアウト ステータス**

本デバイスは、LIN TXD ドミナント タイムアウト イベントが検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 2 – OVTL LIN トランシーバ過熱シャットダウン イベント

本デバイスは、LIN トランシーバの温度が過熱シャットダウンしきい値を超えた時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 1 – OTPWL LIN トランシーバ過熱事前警告ステータス

SECR レジスタ内で対応するイベント キャプチャが有効にされている場合、本デバイスは LIN トランシーバの温度が過熱事前警告しきい値を超えた時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 0 – LINWUS LIN バス復帰ステータス

TRXECR レジスタ内で対応するイベント キャプチャが有効にされている場合、本デバイスは LIN 復帰イベントが検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

2.4.5.6 CAN トランシーバイベント ステータス レジスタ (アドレス: 0x63)

名称: CTRXESR
オフセット: 0x63
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved	PNOSCF	PNEFD	BS	OTPWC	OVTC	TRXF	CWUS
Access	R	R/W	R/W	R/W	R	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7 – 予約済み 将来用に予約済み**Bit 6 – PNOSCF パーシャル ネットワーキング オシレータ ハードウェア異常**

対応するイベント キャプチャが有効(PNOSCFE=1)にされている場合、本デバイスはパーシャル ネットワーキング オシレータ異常が検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 5 – PNEFD パーシャル ネットワーキング フレーム検出ステータス

本デバイスは、パーシャル ネットワーキング フレーム検出エラーが検出された(エラーカウンタがオーバーフローした)時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 4 – BS バスステータス

TRXECR レジスタ内で対応するイベントが有効にされている場合、本デバイスは時間 t_{Silence} の間に CAN バス上でアクティビティが検出されなかった場合にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 3 – OTPWC CAN 過熱事前警告ステータス

SECR レジスタ内で対応するイベント キャプチャが有効にされている場合、本デバイスは CAN トランシーバの温度が過熱事前警告しきい値を超えた時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 2 – OVTC CAN トランシーバ過熱シャットダウン イベント

本デバイスは、CAN トランシーバの温度が過熱シャットダウンしきい値を超えた時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 1 – TRXF トランシーバ異常ステータス

TRXECR レジスタ内で対応するイベントが有効にされている場合、本デバイスは CAN 異常イベントが検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。TRXF ビットは、低電圧イベントが原因で本デバイスがスリープモードへ移行した時にもクリアされます。TRXF は以下の場合に「1」に設定されます。

- TXD がドミナントにクランプされ、かつ、CAN トランシーバが CAN ノーマルモード中
- VCC 低電圧が検出され、かつ、CAN トランシーバは CAN ノーマルまたは CAN 限定(Reduced)ノーマルモード中
- RXD リセッティング クランピング エラーが検出され、かつ、CAN トランシーバは CAN ノーマルまたは CAN 限定(Reduced)ノーマルまたは CAN サイレントモード中(TRXECR2 レジスタ内で RXD リセッティング クランピング エラー検出を有効にしておく必要があります)

Bit 0 – CWUS CAN 復帰ステータス

TRXECR レジスタ内で対応するイベントが有効にされている場合、本デバイスは CAN 復帰イベントが検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

2.4.5.7 復帰イベント ステータス レジスタ (アドレス: 0x64)

名称: WKESR
オフセット: 0x64
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[4:0]					EXTWUS	LWURS	LWUFS
Access	R	R	R	R	R	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:3 – 予約済み[4:0] 将来用に予約済み**Bit 2 – EXTWUS**

ATA6582/3/7/8 内の LIN2 デバイスからの復帰イベントを示します。対応するイベント検出が有効にされている場合、本デバイスは復帰イベントが LIN2 デバイスから検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 1 – LWURS ローカル復帰立ち上がりエッジ ステータス

WKECR レジスタ内で対応するイベント検出が有効にされている場合、本デバイスは WAKE ピンで立ち上がりエッジが検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。LWURS ビットは、低電圧イベントが原因で本デバイスがスリープモードへ移行した時にもクリアされます。

Bit 0 – LWUFS ローカル復帰立ち下がりエッジ ステータス

WKECR レジスタ内で対応するイベント検出が有効にされている場合、本デバイスは WAKE ピンで立ち下がりエッジが検出された時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。LWUFS ビットは、低電圧イベントが原因で本デバイスがスリープモードへ移行した時にもクリアされます。

2.4.5.8 バス異常イベント ステータス レジスタ (アドレス: 0x65)

名称: BFESR
オフセット: 0x65
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[5:0]						BOUTS	BSCS
Access	R	R	R	R	R	R	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:2 – 予約済み[5:0] 将来用に予約済み**Bit 1 – BOUTS** バスドミナント タイムアウト イベント ステータスビット

本デバイスは、バスドミナント タイムアウト イベントが検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットされます。

Bit 0 – BSCS デバイスバス短絡イベント ステータスビット

本デバイスは、バス短絡イベントが検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットされます。

2.4.5.9 LDO イベント ステータス レジスタ (アドレス: 0x66)

名称: LDOESR
オフセット: 0x66
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	OVTVCC	OTPWVCC	OVVCC	UVVCC	OVTVCCSENS	OTPWVCCSE NS	OVVCCSENS	UVVCCSENS
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7 – OVTVCC VCC レギュレータ過熱シャットダウン イベント

本デバイスは、VCC レギュレータの温度が過熱シャットダウンしきい値を超えた時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 6 – OTPWVCC VCC レギュレータ過熱事前警告ステータス

SECR レジスタ内で対応するイベント キャプチャが有効にされている場合、本デバイスは VCC レギュレータの温度が過熱事前警告しきい値を超えた時にこのビットを「1」に設定します。このビットは、このビットに「1」を書き込む事により「0」へリセットできます。

Bit 5 – OVCC VCC 電源過電圧イベント

対応するイベント キャプチャが有効にされている場合、本デバイスは、VCC ピンで過電圧イベント ($V_{VCC} > V_{VCC_OV_Set}$) が検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。

Bit 4 – UVCC VCC 電源低電圧イベント

対応するイベント キャプチャが有効にされている場合、本デバイスは VCC ピンで低電圧イベント ($V_{VCC} < V_{VCC_UV_TRX_Set}$) が検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。

Bit 3 – OVTCCSENS VCC センサ電源過熱シャットダウン イベント

本デバイスは、VCC センサ レギュレータの温度が過熱シャットダウンしきい値を超えた時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。

Bit 2 – OTPWCCSENS VCC センサ電源過熱事前警告イベント

本デバイスは、VCC センサ レギュレータの温度が過熱事前警告しきい値を超えた時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。

Bit 1 – OVCCSENS センサ電源過電圧イベント

対応するイベント キャプチャが有効にされている場合、本デバイスは VCC_SENSOR ピンで過電圧イベント ($V_{VCC_SENSOR} > V_{VCCSENS_OV_Set}$ が $t_{OV_VCCSENS_deb}$ より長く持続) が検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。VCC_SENSOR LDO はこのフラグがセットされた時に無効にされ、マイクロコントローラがフラグをリセットした時に再度有効にできます。

Bit 0 – UVCCSENS センサ電源低電圧イベント

対応するイベント キャプチャが有効にされている場合、本デバイスは VCC_SENSOR ピンで低電圧イベント ($V_{VCC_SENSOR} < V_{VCCSENS_UV_Set}$ が $t_{UV_VCCSENS_deb}$ より長く持続) が検出された時にこのビットを「1」に設定します。このビットは、SPI 経由でこのビットに「1」を書き込む事により「0」へリセットできます。

2.4.5.10 システムイベント キャプチャ イネーブル レジスタ (アドレス: 0x04)

名称: SECR
オフセット: 0x04
リセット: 0x01
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved	VSUVE	Reserved[1:0]	IOUVE	OTUVE	OTUVE	SPIFE	RSTLVL
Access	R	R/W	R	R	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	1

Bit 7 – 予約済み 将来用に予約済み

Bit 6 – VSUVE VS TRX 低電圧イベントキャプチャ イネーブル

($V_{VS} < V_{VS_UV_TRX_Set}$)

Bit 5:4 – 予約済み[1:0] 将来用に予約済み

Bit 3 – IOUVE IO 電源低電圧イベント キャプチャ イネーブル

(ATA6580/1/5/6: $V_{VCC} < V_{VCC_UV_IO_Set}$ 、ATA6582/3/7/8: $V_{VCC_µC} < V_{VCC_UV_IO_Set}$)

Bit 2 – OTPWE 過熱事前警告イベント キャプチャ

過熱事前警告イベント キャプチャを有効にするには、OTPWE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、過熱事前警告イベント キャプチャは無効になります。

Bit 1 – SPIFE SPI 異常イベント キャプチャ

SPI 異常検出を有効にするには、SPIFE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、SPI 異常検出は無効になります。

Bit 0 – RSTLVL

VCC 低電圧イベント(ATA6580/1/5/6: $V_{VCC} < V_{VCC_UV_TRX_Set}$ 、ATA6582/7: $V_{VCC_μC} < V_{VCC_UV_RST_Set}$)によって $μC$ リセットモードへの移行をトリガするには、このビットを「1」に設定する必要があります。このビットを「0」に設定すると、ATA6580/1/5/6: $V_{VCC} < V_{VCC_UV_IO_Set}$ または ATA6582/3/7/8: $V_{VCC_μC} < V_{VCC_UV_IO_Set}$ の場合に $μC$ リセットモードへの移行がトリガされます。

2.4.5.11 LDO イベント キャプチャ イネーブル レジスタ (アドレス: 0x05)

名称: LDOECR
オフセット: 0x05
リセット: 0x10
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved	VCCOVLHE[2:0]			VCCOVE	VCCUVE	VCCSENSOVE	VCCSENSUVE
Access	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	1	0	0	0	0

Bit 7 – 予約済み 将来用に予約済み**Bit 6:4 – VCCOVLHE[2:0] リンプホーム時 VCC 過電圧信号イネーブル**

VCCOVLHE	状態	概要
001	有効(既定値)	スタンバイ、ノーマル、 $μC$ リセットのいずれかのモード中に VCC 過電圧イベントが検出された時にリンプホーム(LH)ピンを駆動します。
110	無効	リンプホーム(LH)ピンは VCC 過電圧イベントの影響を受けません。
その他の値	有効	このビットに 001/110 以外の値を書き込んだ場合、この機能は有効状態になります。

Bit 3 – VCCOVE

VCC ピンでの過電圧($V_{VCC} > V_{VCC_OV_Set}$)検出時のイベント キャプチャを有効にします。

Bit 2 – VCCUVE

VCC TRX 低電圧($V_{VCC} < V_{VCC_UV_TRX_Set}$)のイベント キャプチャを有効にします。

Bit 1 – VCCSENSOVE

VCC_SENSOR ピンでの過電圧検出/イベント キャプチャを有効にします。

Bit 0 – VCCSENSUVE

VCC_SENSOR ピンでの低電圧イベント キャプチャを有効にします。

2.4.5.12 トランシーバ イベント キャプチャ イネーブル レジスタ (アドレス: 0x23)

名称: TRXECR
オフセット: 0x23
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved	PNOSCFE	Reserved	BSE	Reserved	LINWUE	TRXFE	CWUE
Access	R	R/W	R	R/W	R	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7 – 予約済み 将来用に予約済み

Bit 6 – PNOSCFE パーシャル ネットワーキング オシレータ ハードウェア異常検出イネーブル

CAN パーシャル ネットワーキング オシレータ異常検出を有効にするには、PNOSCFE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、CAN パーシャル ネットワーキング オシレータ異常検出は無効になります。

Bit 5 – 予約済み 将来用に予約済み

Bit 4 – BSE バスサイレンス検出イネーブル

CAN バスサイレンス検出を有効にするには、BSE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、CAN バスサイレンス検出は無効になります。

Bit 3 – 予約済み 将来用に予約済み

Bit 2 – LINWUE LIN トランシーバ復帰イベント キャプチャ イネーブル

Bit 1 – TRXFE トランシーバ異常ステータス キャプチャ イネーブル

CAN 異常検出を有効にするには、TRXFE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、CAN 異常検出は無効になります。

Bit 0 – CWUE CAN バス復帰(WUP)検出イネーブル

CAN 復帰検出を有効にするには、CWUE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、CAN 復帰検出は無効になります。

2.4.5.13 トランシーバ イベント キャプチャ イネーブル レジスタ 2 (アドレス: 0x34)

名称: TRXECR2
オフセット: 0x34
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[6:0]							RXDRCE
Access	R	R	R	R	R	R	R	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:1 – 予約済み[6:0] 将来用に予約済み

Bit 0 – RXDRCE RXD リセッショ クランピング キャプチャ イネーブル

RXD リセッショ クランピング検出を有効にするには、RXDRCE ビットを「1」に設定する必要があります。このビットを「0」に設定すると、RXD リセッショ クランピング検出は無効になります。

2.4.5.14 復帰イベント キャプチャ イネーブル レジスタ (アドレス: 0x4C)

名称: WKECR
オフセット: 0x4C
リセット: 0x00
属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	Reserved[4:0]					EXTWUE	LWURE	LWUFE
Access	R	R	R	R	R	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:3 – 予約済み[4:0] 将来用に予約済み

Bit 2 – EXTWUE

ATA6582/3/7/8 内の LIN2 デバイスからのイベント キャプチャを有効にします。

Bit 1 – LWURE

WAKE ピン立ち上がりエッジ検出割り込みを有効にするには、このビットを「1」に設定する必要があります。このビットを「0」に設定すると、この割り込みは無効になります。

Bit 0 – LWUFE

WAKE ピン立ち下がりエッジ検出割り込みを有効にするには、このビットを「1」に設定する必要があります。このビットを「0」に設定すると、この割り込みは無効になります。

2.5 フェイルセーフ機能

2.5.1 CAN TXD ドミナント タイムアウト機能

CAN TXD ドミナント タイムアウト タイマは、CAN トランシーバが CAN ノーマルモード中に TXD ピンが Low に設定された時に起動します。TXD ピンの Low 状態が $t_{to(dom)}$ より長く続くと CAN トランスミッタは無効になり、バスラインはリセッシブ状態へ解放されます。この機能は、ハードウェアまたはソフトウェア アプリケーションの障害によってバスラインがいつまでもドミナント状態に駆動され続ける(全てのネットワーク通信がブロックされる)事を防ぎます。TXD ドミナント タイムアウト タイマは、TXD ピンが High に設定された時にリセットされます。TXD ドミナント タイムアウト時間は、可能な最小のビットレート(4 kbit/s)も定義します。

TXD ドミナント タイムアウト時間が過ぎると、CAN 異常割り込みが生成されます(TRXF = 1、[2.4.5.6. 「CTRXESR レジスタ」](#) 参照)。この割り込みを生成するには、TRXFE = 1 である必要があります([2.4.5.12. 「TRXECR レジスタ」](#) 参照)。加えて、TXD ドミナント タイムアウトのステータスは、トランシーバステータス レジスタ([2.2.7.2. 「TRXSR レジスタ」](#) 参照)内の TXDOUTS ビットから読み出せます。このタイムアウトが発生すると、TXS ビットは「0」に設定されます。TXD ピンが再び High に設定されると、TXDOUTS は「0」へリセットされ、TXS は「1」に設定されます。

2.5.2 CAN TXD-RXD 間短絡検出

RXD ピンと TXD ピンの間で短絡が発生すると、バスはドミナント固着状態にロックされます。これは、通常 RXD ピンのローサイドドライバの方が、TXD に接続されたマイクロコントローラのハイサイドドライバよりも強いからです。この状態を防ぐために TXD ドミナント タイムアウト タイマを使います([2.5.1. 「CAN TXD ドミナント タイムアウト機能」](#) 参照)。TXD ドミナント タイムアウト タイマは、CAN トランシーバが CAN ノーマルモード中で TXD ピンが Low の時に有効になります。

2.5.3 CAN バスドミナント クランピング検出


CAN バスの VS、VCC、GND に対する短絡または他のネットワーク ノードの 1 つでの異常により、バス上の差動電圧がバスドミナント状態を表すのに十分な電圧に達する可能性があります。バスがドミナント状態である場合、ノードは送信を開始しないため、通常のバス異常検出機能はこの異常を検出しません。バスドミナント クランピング検出機能は検出できます。バスドミナント タイムアウト タイマは、トランシーバが CAN ノーマルモード中で TXD ピンが High かつバスがドミナントの時に有効になります。バスドミナント クランピング異常検出用のタイマは、TXD ピンまたは CAN バス上の全ての信号遷移によりリセットされます。対応するイベント キャプチャが有効(BOUTE = 1、[2.4.5.1. 「BFECR レジスタ」](#) 参照)である場合、バスドミナント クランピングが検出された時に BOUT ビットと BOUTS ビットが本デバイスによって「1」に設定され、バス異常割り込みが生成されます(BFES = 1、[2.4.5.3. 「GESR レジスタ」](#) 参照)。バス状態が再びリセッシブ状態へ変化すると、BOUT ビットは直ちに「0」へリセットされます。

バスドミナント クランピングのステータスは、バスステータス レジスタ(2.2.7.3. 「BFIR レジスタ」参照)内の BOUT ビットから読み出せます。

2.5.4 CAN バスリセッシブ クランピング検出

本デバイスが $t_{bus_rec_clamp}$ の間持続する CAN バス リセッシブ クランピング状態を検出し、かつ、対応するイベント キャプチャが有効(BSCE = 1、2.4.5.1. 「BFECR レジスタ」参照)である場合、CAN バス 異常フラグ BSC および BSCS が「1」に設定され、バス異常割り込みが生成されます(BFES = 1、2.4.5.3. 「GESR レジスタ」参照)。バス リセッシブ クランピング異常のステータスは、バスステータス レジスタ内の BSC ビットから読み出せます。BSC ビットは、バス状態が再びドミナントへ変化した時、または CAN トランシーバが CAN ノーマルモードを終了した時に、直ちに「0」へリセットされます。

図 2-9. CAN バスリセッシブ クランピング検出



2.5.5 TXD 入力ピンの内部プルアップ構造

TXD ピンと TXD_LIN ピンは、VCC への内部プルアップ構造を備えています。これにより、ピンがフロート状態の時に、決められた安全な状態が保たれます。全ての状態においてピンにはプルアップ電流が流れます。従って、消費電流を最小化するには、CAN/LIN スタンバイモード中にピンを HIGH 状態にする必要があります。

2.5.6 VCC ピンでの低電圧/過電圧検出

VCC ピンで低電圧イベントが検出されると、ステータスビット UVVCC (2.4.5.9. 「LDOESR レジスタ」参照)は「1」に設定されます。この機能を利用するには、対応するイベント キャプチャビット VCCUVE を「1」に設定しておく必要があります(2.4.5.11. 「LDOECR レジスタ」参照)。このイベントが検出された事は、RXD ピンまたは RXD_LIN ピン(もしくはその両方)で示されます(詳細は 2.5.13. 「RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断」参照)。加えて、ステータスビット VCCS が「1」に設定されます(2.2.7.2. 「TRXSR レジスタ」参照)。

ATA658x では、COPM = 01 (CAN ノーマルモード)である場合、CAN トランシーバ電源電圧 V_{VCC} が低電圧検出しきい値 ($V_{VCC_UV_TRX_Set}$)を下回った時に CAN 異常割り込み(TRXF= 1)も生成されます (TRXFE = 1 により有効にされている場合、2.4.5.12. 「TRXECR レジスタ」参照)。

VCCOVE が「1」に設定されると(2.4.5.11. 「LDOECR レジスタ」参照)、VCC ピンの過電圧検出に対するイベント キャプチャが有効になります。 $V_{VCC} > V_{VCC_OV_Set}$ の状態が $t_{OV_VCC_deb}$ より長く検出された場合、VCC 過電圧イベントフラグ OVVCC (2.4.5.9. 「LDOESR レジスタ」参照)が「1」に設定され、イベントの発生が RXD/RXD_LIN ピンで示されます。ビット VCCOVSD (2.1.6.1. 「DMCR レジスタ」参照)は、VCC 過電圧が検出された後の本デバイスの動作を定義します。VCCOVSD が「0」に設定されている場合、本デバイスはイベントをホストに知らせる以外は何もしません。この場合、ホストが ECU を保護する責任を負います。VCCOVSD が「1」に設定されている場合、本デバイスは VCC レギュレータを Off にします。ATA6580/1/5/6 では、デバイスをスリープモードへ移行させる事により VCC レギュレータは無効になります。復帰イベントまたは割り込みイベントがデバイスの復帰をトリガすると、レギュレータは再び有効になります。

ATA6582/3/7/8 では、デバイス動作モードは一切移行せずに VCC レギュレータが無効になり、OVVCC フラグが「0」に設定された時に再び有効になります。

VCC での低電圧または過電圧イベント中は、リンプホーム出力がアサートされます。

COPM = 01 の場合、CAN トランシーバ電源電圧 V_{VCC} が低電圧検出しきい値($V_{VCC_UV_Set}$)を下回ると、CAN 異常割り込み($TRXF = 1$)が生成されます($TRXFE = 1$ の場合)。加えて、ステータスビット VCCS が「1」に設定されます(2.2.7.2. 「TRXSR レジスタ」参照)。

2.5.7 VCC ピンでの過電圧検出 (ATA6580/1/5/6)

VCCOVE ビットが「1」に設定されると(2.4.5.11. 「LDOECR レジスタ」参照)、VCC ピンの過電圧検出に対するイベント キャプチャが有効になります。 $V_{VCC} > V_{VCC_OV_Set}$ の状態が $t_{OV_VCC_deb}$ よりも長く検出された場合、VCC 過電圧イベントフラグ OVVCC 2.4.5.9. 「LDOESR レジスタ」参照)がセットされ、RXD/RXD_LIN ピンでイベントが示されます。ビット VCCOVSD (2.1.6.1. 「DMCR レジスタ」参照)は、VCC 過電圧が検出された後の本デバイスの動作を定義します。VCCOVSD が「0」に設定されている場合、本デバイスは過電圧イベントの発生をホストに知らせる以外は何もしません。VCCOVSD が「1」に設定されている場合、本デバイスは VCC レギュレータを Off にします。ATA6580/1/5/6 の VCC レギュレータは、本デバイスをスリープモードへ移行させる事により無効になります。復帰イベントまたは割り込みイベントが本デバイスの復帰をトリガすると、レギュレータは再び有効になります。

ATA6582/3/7/8 では、デバイス動作モードは一切移行せずに VCC レギュレータが無効になり、OVVCC フラグが「0」に設定された時に再び有効になります。

VCCOVSD が「1」に設定されている場合、VCC ピンで過電圧状態が過電圧検出デバウンス時間 ($t_{OV_VCC_deb}$)より長く検出されると、本デバイスは $t_{OV_VCC_deb}$ 後にスリープモードへ移行します(図 2-1 参照)。デッドロックと予測不可能な状態を回避するため、本デバイスがスリープモードへ移行する前に以下の予防処置が取られます。

- 低電圧状態中に復帰が繰り返し試みられる事を防ぐため、本デバイスがスリープモードへ移行する前にキャプチャされた全てのイベント (アドレス 0x61~0x66)がクリアされます。
- スリープモードへ移行した後に復帰できなくなる事を防ぐため、CAN リモート復帰($CWUE = 1$ 、ATA6585/6)と WAKE ピンを介するローカル復帰($LWUFE = LWURE = 1$)の両方が有効になります。
- バス トラフィックにตอบสนองして即座に復帰させるため、パーシャル ネットワーキングが無効になります($CPNE = 0$ 、ATA6585/6)。
- 本デバイスがスリープモードへ切り換わる時にパーシャル ネットワーキングが正しく設定されていなかった可能性がある事を示すため、パーシャル ネットワーキング コンフィグレーション ビットがクリアされます($PNCFOK = 0$ 、ATA6585/6)。

スリープモードへ移行した原因の特定を助けるため、過電圧イベントが原因でスリープモードへの移行がトリガされた場合、ステータスビット SMTS が「1」に設定されます(2.1.6.2. 「DMSR レジスタ」参照、このビットは復帰要因の設定を変更する必要がある事をホストに知らせます)。


2.5.8 バスピンの短絡保護

CANH/CANL バス出力は、GND または正極性電源電圧(V_{VS} 、 V_{VCC})への短絡から保護されています。電流制限回路がトランシーバの損傷を防ぎます。CANH/CANL の持続的な短絡によってデバイスの温度が上昇すると、内部の過熱保護機能がバス トランスミッタを Off にします。

2.5.9 RXD リセッショ クランピング

このフェイルセーフ機能は、RXD ラインが High (リセッシブ)にクランプされている場合にコントローラが CAN バス上でデータを送信する事を防ぎます。VCC への短絡等によって RXD ピンがバスドミナント状態を示す事ができない場合、バス上でのデータ コリジョンを防ぐためにトランスミッタは無効になります。CAN ノーマルおよび CAN サイレントモード中に、本デバイスは高速コンパレータ(HSC)の状態と RXD ピンの状態を常時比較します。HSC が $t_{RXD_rec_clmp}$ より長くドミナントバス状態を示しているのに RXD ピンの状態がリセッシブである場合、RXD のリセッシブ クランピング異常が検出されます。

図 2-10. RXD リセッショ クランピング検出



CAN トランシーバ異常割り込み(RXD ピンでは示されない)が生成されます($TRXF = 1$ 、2.4.5.6. 「[CTRSES レジスタ](#)」参照)。この検出機能を有効にするには、 $TRXFE = 1$ かつ $RXDRCE = 1$ である必要があります(2.4.5.12. 「[TRXECR レジスタ](#)」、2.4.5.13. 「[TRXECR2 レジスタ](#)」参照)。加えて、RXD リセッショ クランピング異常のステータスは、ステータス レジスタ内の $RXDRCS$ ビット(2.2.7.4. 「[TRXESR2 レジスタ](#)」参照)から読み出せます。この異常が検出された場合、 TXS ビットは「0」(CAN トランスミッタは無効)に設定されます。RXD リセッショ クランピング検出は、スリープ/スタンバイ/電源 Off モードへ移行するか RXD ピンが再びドミナントを示すとリセットされます。

2.5.10 過熱検出と過熱シャットダウン要因選択機能

本デバイスは 2 レベルの過熱保護機能を備えており、LIN トランシーバ、CAN トランシーバ、VCC LDO、VCC_SENSOR LDO、VCC_μC のチップ温度を監視します。

OTPWE ビットが「1」(過熱事前警告監視が有効)に設定されている場合、監視されている 1 つまたは複数の回路ブロックの温度が過熱保護事前警告しきい値を上回ると($T > T_{OT_Prew}$)、本デバイスは全ての回路ブロックで共通のステータスビット OTPWS を「1」に設定します。同時に、対応する回路ブロック別のステータスビット(OTPWL、OTPWC、OTPWVCC、OTPWVCCSENS)もセットされ、過熱事前警告割り込みが RXD/RXD_LIN ピンで生成されます(過熱時の信号出力については 2.5.13. 「[RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断](#)」参照)。監視される全ての回路ブロックの温度が過熱保護事前警告しきい値よりも低い場合、OTPWS ビットは本デバイスによって「0」に設定されます。

監視される回路ブロックのいずれかの温度が過熱保護シャットダウンしきい位置(T_{VJsd})を超えると、対応する回路ブロックに対して過熱シャットダウン保護がトリガされます。CAN トランシーバ過熱シャットダウンがトリガされると、内蔵 CAN トランシーバは CAN Off モードへ移行し、CAN バスピンは 3 ステートにされます。LIN トランシーバ過熱シャットダウンがトリガされると、内蔵 LIN トランシーバは LIN スタンバイモードへ切り換わりします。5V VCC LDO と VCC_SENSOR レギュレータは、対応するレギュレータに対して過熱シャットダウンがトリガされた時に無効になります。

同時に、過熱イベント キャプチャフラグがセットされ(2.5.13. 「[RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断](#)」参照)、RXD/RXD_LIN ピンを介して割り込みが生成されます。

その後も、過熱保護によってまだ無効にされていない復帰要因からの復帰イベントは引き続き検出され、保留中の復帰/割り込みイベントは RXD/RXD_LIN ピン上の Low レベルによって示されます。

ATA6582/3/7/8 では、LIN2 トランシーバと VCC_μC LDO は独自の温度監視機能を備えています。VCC_μC LDO は、電流制限および過熱シャットダウン機能により過負荷から保護されます。過熱シャットダウンの場合、LIN2 も Off になります。VCC レギュレータは、LIN 過熱シャットダウン中でも独立して動作します。

本デバイスは、2 レベルの過熱保護を提供します。チップ温度が過熱保護事前警告しきい値を上回る場合($T > T_{OT_Prew}$)、本デバイスは最初にステータスビット OTPWS を「1」に設定します。過熱事前警告イベント キャプチャが有効(OTPWE = 1、COPM = 00、DOPM = 111)である場合、過熱事前警告割り込みが生成されます(OTPW = 1)。しかし OTPWE = 1、COPM ≠ 00、DOPM = 111 である場合、過熱事前警告フラグはセット(OTPW = 1)されますが、割り込みは生成されません。

2.5.11 TXD_LIN/TXD_LIN2 ドミナント タイムアウト機能

内部タイマは、LIM バスラインが持続的にドミナント状態へ駆動される事を防ぎます。TXD_LIN 上で Low 状態が $t_{to(dom)_LIN}$ より長く持続すると、LIN トランシーバは無効になります。LIN トランシーバを再度有効にするには、TXD_LIN を 10 μ s より長く High に保持する必要があります。TXD_LIN2 ピンのドミナント タイムアウト機能は、独自のタイマを使って TXD_LIN ピンと同様の働きをします。

LIN ノーマルモードへ切り換え中に TXD_LIN/TXD_LIN2 ピンが GND レベルを保持したままであった場合、これらのピンを 10 μ s より長く High レベルへプルアップしない限り LIN ドライバをアクティブにできません。この機能は、ノーマルモードが有効になった後にバスラインが誤って(例えば TXD_LIN が GND へ短絡したために)ドミナント状態へ駆動されてしまう事を防ぎます。

ATA6582/3/7/8 では、トランシーバが LIN フェイルセーフ モード中である時に TXD_LIN2 ピンはフェイルセーフ要因を示す出力として使われます。

TXD_LIN ドミナント タイムアウト機能は、LIN ノーマルモード中に有効となります。

2.5.12 VS ピンでの電源喪失

VS ピンの電源が喪失すると、CAN および LIN バスと I/O ピンは 3 ステートにされます。バスから本デバイスへの逆電流は生じません。

2.5.13 RXD/RXD_LIN ピンを介する復帰および割り込みイベント診断

復帰および割り込みイベント時に、RXD/RXD_LIN ピンはマイクロコントローラにステータス情報を提供します。この情報は、イベント ステータス レジスタ(2.4.5.4. 「SESR レジスタ」~2.4.5.8. 「BFESR レジスタ」参照)に保存されると共に RXD/RXD_LIN ピン上で示されます(この機能が有効にされている場合)。

有効な復帰イベントが発生した場合、本デバイスは内部復帰フラグ LINWUS (ATA6581/2/3/6/7/8 のみ)、CWUS、LWURS、LWUFS をセットします(2.4.5.5. 「LTRXESR レジスタ」、2.4.5.6. 「CTRXESR レジスタ」参照)。加えて、 V_{VS} と V_{VCC} が供給されている場合、RXD/RXD_LIN は Low に駆動されます。

通常の復帰イベントと割り込みイベントは区別されます。本デバイスがスリープモードへ移行する前に、通常の復帰要因を少なくとも 1 つは有効にしておく必要があります。

表 2-2. 復帰イベント

記号	イベント	電源投入時	概要
CWUS	CAN バス復帰	無効	CAN 復帰イベントが検出された
LWURS	WAKE ピン立ち上がりエッジ	無効	WAKE ピンで立ち上がりエッジ復帰が検出された
LWUFS	WAKE ピン立ち下がりエッジ	無効	WAKE ピンで立ち下がりエッジ復帰が検出された
LINWUS	LIN バス復帰	無効	LIN バス復帰イベントが検出された (ATA6581/2/3/6/7/8 のみ)
EXTWUS	LIN2 デバイスからの復帰	無効	VCC_μC 電圧の回復が検出された (ATA6582/3/7/8)

表 2-3. 割り込みイベント

記号	イベント	電源投入時	概要
PWRONS	デバイス電源投入	常時有効	バッテリー電源の接続または回復後に本デバイスがパワーオフモードを終了した
OTPWL	LIN トランシーバ過熱事前警告	無効	LIN トランシーバの温度が過熱事前警告しきい値を超えた(ノーマルモード中のみ)
OTPWC	CAN トランシーバ過熱事前警告	無効	CAN トランシーバの温度が過熱事前警告しきい値を超えた(ノーマルモード中のみ)
OTPWVCC	VCC LDO 過熱事前警告	無効	150mA VCC 低ドロップアウト電圧レギュレータの温度が過熱事前警告しきい値を超えた(LDO アクティブ時に有効)
OTPWVCCSENS	VCC センサ LDO 過熱事前警告	無効	30mA VCC 低ドロップアウト電圧レギュレータの温度が過熱事前警告しきい値を超えた(LDO アクティブ時に有効)
OVTL	LIN トランシーバ過熱シャットダウン	常時有効	LIN トランシーバの温度が過熱シャットダウンしきい値を超えた(ノーマルモード中のみ)
OVTC	CAN トランシーバ過熱シャットダウン	常時有効	CAN トランシーバの温度が過熱シャットダウンしきい値を超えた(ノーマルモード中のみ)
OVTVCC	VCC LDO 過熱シャットダウン	常時有効	150mA VCC 低ドロップアウト電圧レギュレータの温度が過熱シャットダウンしきい値を超えた(LDO アクティブ時に有効)
OVTVCCSENS	VCC センサ LDO 過熱シャットダウン	常時有効	30mA VCC 低ドロップアウト電圧レギュレータの温度が過熱シャットダウンしきい値を超えた(LDO アクティブ時に有効)
SPIFS	SPI 異常	無効	SPI クロックカウントエラー(16、24、32 ビットコマンドのみ有効)、不正な DOPM コード、ロックされたレジスタへの書き込み(スリープモード中を除く)
PNEFD	パーシャル ネットワーキング フレーム検出エラー	常時有効	パーシャル ネットワーキング フレーム検出エラーカウンタがオーバーフローした
BS	CAN バスサイレンス	無効	CAN バス上で t_{Silence} の間にアクティビティが検出されなかった
TRXF	CAN トランシーバ異常	無効	以下のいずれかの CAN 異常イベントが検出された(スリープモード中を除く) <ul style="list-style-type: none"> TXD ドミナント タイムアウトが検出された V_{VCC} 低電圧イベントが原因で CAN トランシーバが無効になった($\text{COPM} = 01$、$V_{\text{VCC}} < V_{\text{VCC_UV_TRX_Set}}$ の場合) RXD リセッショ クランピング エラーが検出された(CAN ノーマル、CAN 限定(Reduced)ノーマル、CAN サイレントモード中のみ)
BOUTS	バスドミナント タイムアウト異常	無効	$t_{\text{BUS_dom}}$ より長くバスドミナント状態が検出された(スリープモード中を除く)
BSCS	バス短絡(リセッショ タイムアウト) 異常	無効	本デバイスが CAN バス リセッショ クランピングを検出した(スリープモード中を除く)
PNOSCF	パーシャル ネットワーキング オシレータ ハードウェア異常	無効	本デバイスがパーシャル ネットワーキング オシレータのハードウェア異常を検出した
VSUV	トランシーバ VS 低電圧	無効	本デバイスが $V_{\text{VS}} < V_{\text{VS_UV_TRX_Set}}$ を検出した
UVVCC	トランシーバ VCC 低電圧	無効	本デバイスが $V_{\text{VCC}} < V_{\text{VCC_UV_TRX_Set}}$ を検出した
OVVCC	VCC 過電圧	無効	本デバイスが $V_{\text{VCC}} > V_{\text{VCC_OV_Set}}$ を検出した
IOUV	IO 電源低電圧	無効	本デバイスが $V_{\text{VCC}} < V_{\text{VCC_UV_IO_Set}}$ (ATA6580/1/5/6) または $V_{\text{VCC_}\mu\text{C}} < V_{\text{VCC_UV_IO_Set}}$ (ATA6582/3/7/8) を検出した

.....続き					
記号	イベント	電源投入時	概要		
UVVCCSENS	VCC_SENSOR 低電圧	無効	本デバイスが $V_{VCC_SENSOR} < V_{VCCSENS_UV_Set}$ を検出した		
OVVCCSENS	VCC_SENSOR 過電圧	無効	本デバイスが $V_{VCC_SENSOR} > V_{VCCSENS_OV_Set}$ を検出した		
LTXDOUT	LIN TXD タイムアウト	無効	LIN TXD ドミナント タイムアウトが検出された		

PWRONS、PNEFD、全ての過熱シャットダウンおよびシステムイベントは常にキャプチャされます。その他の復帰および割り込みイベントの検出は、イベント キャプチャ イネーブル レジスタ(2.4.5.10.「SECR レジスタ」~2.4.5.14.「WKECR レジスタ」参照)を使って個別に有効/無効にできます。

有効にされたイベント キャプチャ機能に対応するイベントが発生すると、対応するイベント ステータスビットがセットされます。CAN トランシーバまたは LIN トランシーバがアクティブではない(CAN トランシーバが CAN ノーマル/CAN サイレントモード中ではない、LIN トランシーバが LIN ノーマルモード中ではない)場合、VRXD/RXD_LIN ピンは Low へアサートされる事で復帰または割り込みイベントが検出された事を示します(VCC が利用可能な場合)。有効にされた復帰または割り込みイベントが検出されると、スリープモードからの復帰がトリガされます。下の表 2-4 に、各動作モードにおける各ブロックの状態(RXD/RXD_LIN ピンの電圧レベルを含む)を示します。

表 2-4. 本デバイスの動作モードとデバイス機能

ブロック	デバイス動作モード				
	パワーオフ	スタンバイ	ノーマル	スリープ	μC リセット
SPI	無効	有効	有効	有効 (VCC または VCC_μC が印加され、かつ NRES が High)	無効
LIN	LIN 電源 Off	LIN スタンバイ	LIN スタンバイ LIN ノーマル	LIN スタンバイ	LIN スタンバイ
CAN	CAN Off	CAN スタンバイ CAN バイアスありスタンバイ	CAN ノーマル/CAN スタンバイ/CAN バイアスありスタンバイ/CAN サイレント (COPM ビットにより決定)	CAN スタンバイ CAN バイアスありスタンバイ	CAN スタンバイ CAN バイアスありスタンバイ
RXD	VCC レベル	VCC レベル、 復帰/割り込みイベント 検出時に Low	COPM=01/11 の場合: CAN ビットストリーム その他の場合: スタンバイ/ スリープと同じ	VCC レベル、 復帰/割り込みイベント 検出時に Low	VCC レベル、 復帰/割り込みイベント 保留時に Low
RXD_LIN	VCC レベル	VCC レベル、 復帰/割り込みイベント 検出時に Low	LOPM=10 の場合: LIN ビット ストリーム その他の場合: スタンバイ/ スリープと同じ	VCC レベル、 復帰/割り込みイベント 保留時に Low	VCC レベル、 復帰/割り込みイベント 保留時に Low
NRES	Low	High	High	Low	Low

マイクロコントローラはイベント ステータス レジスタを介してイベントを監視できます。加えて、ソフトウェア ポーリング ルーチンの高速化を助けるため、グローバル イベント ステータス レジスタが提供されます(2.4.5.3.「GESR レジスタ」参照)。マイクロコントローラは、グローバル イベント ステータス レジスタをポーリングする事により、キャプチャされたイベントのタイプ(システム、トランシーバ、WAKE)を迅速に判定した後に、関連するレジスタを調べる事ができます。

イベント要因を特定した後は、対応するステータスビットに「1」を書き込む事により、そのビットをクリア(「0」に設定)する必要があります(ビットに「0」を書き込んでも効果はありません)。1 回の書き込み動作で関係する全てのビットに「1」を書き込む事により、複数のステータスビットをクリアできます。ステータス レジスタの直近の読み出し時に「1」に設定されていたステータスビットのみクリアする事を強く推奨します。そうする事で、書き込みアクセスの直前にトリガされたイベントの情報が失われる事を防ぎます。

2.5.14 割り込みイベント/書き込みイベントの遅延

CAN トランシーバが CAN スタンバイモード中である時、または LIN トランシーバが LIN スタンバイモード中である時に割り込みまたは復帰イベントが頻繁に発生すると、その都度 RXD/RXD_LIN ピンを Low に駆動する必要があるため、マイクロコントローラの処理時間が大幅に増加する可能性があります。このため、復帰イベントの発生頻度を制限するために、本デバイスは割り込み/復帰遅延タイマを備えています。

イベント キャプチャ ステータスビットの 1 つがクリアされると RXD/RXD_LIN ピンは High へ解放され、遅延タイマが起動します。タイマの動作中に後続のイベントが発生した場合、関係するステータスビットがセットされます。t_{d_evt_cap} 後にタイマがタイムアウトした時に 1 つまたは複数のイベントが保留中である場合、RXD/RXD_LIN ピンは再び Low へ遷移してマイクロコントローラに警告します。

このようにして、マイクロコントローラはイベントごとに割り込まれるのではなく、1 回の割り込みで複数のイベントを処理します。t_{d_evt_cap} 後にタイマがタイムアウトした時に全てのアクティブなイベント キャプチャビットがマイクロコントローラによってクリア済みであった場合、RXD/RXD_LIN ピンは High のままです(保留中のイベントは存在しないため)。イベント キャプチャ レジスタはいつでも読み出せます。

2.5.15 スリープモード保護

本デバイスがスリープモードへ移行する前に、復帰イベントに確実に応答できるようイベント検出を正しく設定しておく事が非常に重要です。本デバイスがスリープモードから復帰できなくなる事を防ぐため、スリープモードへ移行する前に少なくとも 1 つの標準復帰イベントを有効にし、全てのイベントステータスビットをクリアしておく必要があります。そうしないと、デバイスはスリープへの移行コマンド(DOPM = スリープ)に応答してスタンバイモードへ移行してしまいます。

2.6 デバイス ID

デバイス ID コードを保存するために 1 バイト (アドレス: 0x7E) が予約されています。

2.6.1 デバイス ID レジスタ (アドレス: 0x7E)

名称: DIDR
オフセット: 0x7E
リセット: 0x8x
属性: 読み出し専用

このレジスタは ATA658x の ID を提供します。

Bit	7	6	5	4	3	2	1	0
	DID[7:0]							
Access	R	R	R	R	R	R	R	R
Reset	1	0	0	0	x	x	x	x

Bit 7:0 – DID[7:0]

ATA658x のデバイス ID は 0x8x です(x は製品コード)。

2.7 制御レジスタのロック

レジスタアドレス領域内の各セクションを書き込み保護する事で、誤った変更を防ぐ事ができます。この機能は、ロックされたビットを SPI 経由の変更から保護するだけであり、本デバイスによるステータス レジスタの更新を妨げる事はありません。

2.7.1 レジスタ書き込み保護レジスタ (アドレス: 0x0A)

名称: RWPR
オフセット: 0x0A
リセット: 0x00
属性: 読み/書き可能

Bit 7 – 予約済み 将来用に予約済み**Bit 6 – WP6**

アドレス領域 0x67~0x6F: パーシャル ネットワーキング マスクレジスタ - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

Bit 5 – WP5

アドレス領域 0x50~0x5F - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

Bit 4 – WP4

アドレス領域 0x40~0x4F: WAKE ピン設定 - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

Bit 3 – WP3

アドレス領域 0x30~0x3F - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

Bit 2 – WP2

アドレス領域 0x20~0x2F: トランシーバ制御とパーシャル ネットワーキング ID 設定 - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

Bit 1 – WP1

アドレス領域 0x10~0x1F - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

Bit 0 – WP0

アドレス領域 0x06~0x09 - この領域に対するレジスタ書き込み保護を有効にする場合、ホスト マイクロコントローラはこのビットを「1」に設定する必要があります。

2.8 ウォッチドッグ

ウォッチドッグを使う事でマイクロコントローラの適正動作を監視し、ソフトウェア内のロックアップ等、何らかの障害によってマイクロコントローラからウォッチドッグへのサービスが停止した場合にリセットをトリガします。ウォッチドッグ リセットイベントが検出された時に NRES ピン(VCC レベル出力ピン)が Low へ駆動され、高電圧対応オープンドレイン出力 LH (リンプホーム)ピンがアサートされます。ウォッチドッグ(WD)は既定値により有効となり、本デバイスの電源等入後に起動します。

ウォッチドッグは、ウィンドウモード (デバイス ノーマルモード中にのみ利用可能)とタイムアウトモードをサポートします。ウィンドウモード(図 2-11 参照)では、タイマ周期の後半のトリガウィンドウ内で発生するウォッチドッグ トリガイベントによりウォッチドッグ タイマがリセットされます。タイムアウトモード(図 2-12 参照)では、トリガレンジ内(タイマ周期中の任意タイミング)のトリガイベントによりウォッチドッグ タイマがリセットされます。タイムアウトモードでは、ウォッチドッグを使ってマイクロコントローラを周期的に復帰させる事もできます。

図 2-11. ウィンドウモード中のウィンドウ付きウォッチドッグの動作





図 2-12. タイムアウトモード中のウィンドウ付きウォッチドッグの動作



ウォッチドッグの誤った設定を防ぐため、ATA658x はスタンバイ モード中のみウォッチドッグの設定(WDCR1/WDCR2 レジスタへの書き込みアクセス)を許容します。ウォッチドッグが無効にされている場合、マイクロコントローラはウォッチドッグを正しく設定した後にウォッチドッグを有効 (WDC = 010/100)にする必要があります。有効にされたウォッチドッグは、直近の設定を使って直ちに動作します。ウォッチドッグが有効(既定値)である場合、マイクロコントローラは本デバイスがスタンバイモード中の時にいつでもウォッチドッグを設定できます。SPI を介する WDCR1/WDCR2 レジスタへの書き込みアクセスのたびに、ウォッチドッグ タイマがリセットされて即座に変更が適用されます。

ウィンドウモードは本デバイスがノーマルモード中である時のみサポートされます。ウィンドウモード(WDC = 100)が選択された場合、本デバイスがノーマルモードに移行するまでウォッチドッグはタイムアウトモードに設定されます。

本デバイスがスタンバイモード中ではない時にウォッチドッグの設定(WDCR1/WDCR2 レジスタへの書き込みアクセス)が試みられると、マイクロコントローラのリセットがトリガされ、本デバイスはウォッチドッグ ステータス レジスタ WDSR 内の ILLCONF ビット(不正なウォッチドッグ設定)をセットします。

表 2-5. WDCR1 - ウォッチドッグ コンフィグレーション レジスタ 1 (アドレス: 0x36)

Bit	記号	アクセス	値	概要
7:5	WDC	R/W		ウォッチドッグ モード制御
			001	Off モード
			010	タイムアウト モード(既定値)
			100	ウィンドウモード
4:3	WDPRE	R/W		ウォッチドッグ周期制御 (以下の係数によるウォッチドッグ周期の拡大)
			00	ウォッチドッグ プリスケール係数 1 (既定値)
			01	ウォッチドッグ プリスケール係数 1.5
			10	ウォッチドッグ プリスケール係数 2.5
	11	ウォッチドッグ プリスケール係数 3.5		
2	WDSL P	R/W		スリープモード中にウィンドウ付きウォッチドッグを動作させる場合は「1」に設定(既定値は「0」)
1	WDLW	R/W		LH の High への遷移後にウィンドウ付きウォッチドッグ タイマをリセットして長い起動ウィンドウを開始する場合は「1」に設定 (既定値は「1」)
0				将来用に予約済み

ATA658x は 8 通りのウォッチドッグ周期(8~4096 ms)をサポートします。ウォッチドッグ周期は、ウォッチドッグ制御レジスタ 2 (WDCR2)内のウォッチドッグ周期ビット(WWDP)で設定できます。選択された周期は、ウィンドウモードとタイムアウトモードの両方で有効です。既定値のウォッチドッグ周期は 128 ms です。ウォッチドッグ トリガイメント(WDTRIG レジスタにパターン「01010101」を書き込む SPI 書き込みアクセス)により、ウォッチドッグ タイマがリセットされます。リセットパルス幅もウォッチドッグ制御レジスタ 2 内の WRPL ビットで設定できます。

本デバイスがスリープモード中である時にウォッチドッグを有効にするには、ウォッチドッグ制御レジスタ内の WDSL P ビットを「1」に設定する必要があります。WDSL P = 1 の場合、本デバイスがスリープモードへ移行すると直ちにウォッチドッグ タイマはリセット/再起動します。

図 2-13. スリープモード中のウォッチドッグと周期的復帰(RSTLVL==1)




図 2-14. スリープモード中のウォッチドッグと周期的復帰(RSTLVL==0)




表 2-6. WDCR2 - ウォッチドッグ制御レジスタ 2 (アドレス: 0x37)

Bit	記号	アクセス	値	概要
7:4	WWDP	R/W		ウィンドウ付きウォッチドッグ周期設定 (ms、プリスケール係数 = 1、±10%)
			1000	8
			0001	16
			0010	32
			1011	64
			0100	128 (既定値)
			1101	256
			1110	1024
			0111	4096
0:3	WRPL	R/W		ウィンドウ付きウォッチドッグ リセットパルス幅(ms)
			1000	1~1.5
			0001	3.6~5 (既定値)
			0010	10~12.5
			1011	20~25
			0100	40~50
			1101	60~75
			1110	100~125
			0111	150~190

ウォッチドッグは重要な安全機能であるため、正しく設定する必要があります。ウォッチドッグ パラメータが誤って変更されてしまう事を防ぐため、以下の2つの予防策が提供されます。

- レジスタ内の制御ビットフィールド WDC、WWDP、WRPL は有効な設定コード間のハミング距離が2以上となっています。
- 再設定保護: スタンバイモード中にのみ設定可能です。

制御ビットフィールド WDC、WWDP、WRPL の全ての有効設定コード間は互いに2以上のハミング距離を持つため、シングルビット エラーによってウォッチドッグが誤って設定される事はありません(これらのビットフィールドの設定が変更されるには、少なくとも2つのビットが反転する必要があります)。WDCR1 または WDCR2 レジスタに対して不正なコードの書き込みが試みられた場合、これらのレジスタに対する SPI 書き込みは無視され、ウォッチドッグ ステータス レジスタ内の CACC ビットがセットされます。

本デバイスが μ C リセットモードからスタンバイモードへ移行した後、マイクロコントローラはウォッチドッグ コンフィグレーション レジスタへ書き込む前にウォッチドッグをトリガする必要があります。

表 2-7. WDSR - ウォッチドッグステータス レジスタ (アドレス: 0x38)

Bit	記号	アクセス	概要
			ウォッチドッグステータス レジスタ
7	OFF	R	ウィンドウ付きウォッチドッグは Off
6	CACC	R/W	ウィンドウ付きウォッチドッグ コンフィグレーション レジスタに対する不正な書き込みアクセス
5	ILLCONF	R/W	本デバイスがスタンバイモード中ではない時にウォッチドッグ制御レジスタの再設定が試みられた
4	TRIGS	R	本デバイスは、ウィンドウ付きウォッチドッグがタイマ周期の前半である場合にこのビットを「1」にし、後半である場合に「0」にします。ウォッチドッグがウィンドウモードではない場合、このビットは常に「0」になります。
3	OF	R/W	スタンバイモードまたはノーマルモード中のウォッチドッグ オーバーフロー(タイムアウトまたはウィンドウモード)
2	OFSLP	R/W	スリープモード中のウォッチドッグ オーバーフロー(タイムアウト モード)

.....続き			
Bit	記号	アクセス	概要
1	ETRIG	R/W	ウォッチドッグの早期トリガ(ウィンドウモード)
0	-	R	

ウォッチドッグ ステータス レジスタ内のビットに「1」を書き込むと、そのビットは「0」へリセットされます。

- 以下のいずれかが発生すると、即座にマイクロコントローラのリセットがトリガされます。
- 不正なウォッチドッグ設定(ノーマルモードまたはスリープモード中のウォッチドッグの設定)
 - ウィンドウモード中のウォッチドッグ タイマのオーバーフローまたは早期トリガ
 - タイムアウト モード中のウォッチドッグ タイマの オーバーフロー

ウィンドウ付きウォッチドッグによってリセットがトリガされると、ウィンドウ付きウォッチドッグ リセットイベント レジスタがセットされます。本デバイスは μ C リセットモードへ移行し、リセットが終了した後にスタンバイモードへ移行します。

ウォッチドッグが Off モード中である時にウィンドウ付きウォッチドッグ コンフィグレーション レジスタに対する破損した書き込みアクセスまたはウォッチドッグ制御レジスタの不正な設定が発生した場合、対応するステータス レジスタビットがセットされます。ウィンドウ付きウォッチドッグを有効にする前にそれらのレジスタビットが「0」にリセットされていないと、ウィンドウ付きウォッチドッグが有効になった直後にマイクロコントローラに対してリセットがトリガされます。

2.8.1 ウォッチドッグ トリガレジスタ (アドレス: 0x39)

名称: WDTRIG
オフセット: 0x39
リセット: 0x00
属性: 書き込み専用

Bit	7	6	5	4	3	2	1	0
	WDTRIG[7:0]							
Access	W	W	W	W	W	W	W	W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – WDTRIG[7:0]

ウォッチドッグ トリガイベント(WDTRIG レジスタへのパターン「1010101」の SPI 書き込みアクセス)によってウォッチドッグ タイマがリセットされます。

2.8.2 ウィンドウモード中のウォッチドッグ動作

ウィンドウモード中にウォッチドッグは連続的に動作します。WDC = 100 に設定した後に本デバイスがノーマルモードに移行すると、ウォッチドッグはウィンドウモードになります。ウィンドウモードでは、ウォッチドッグ周期の後半でのみウォッチドッグをトリガできます。ウォッチドッグ タイマがオーバーフローするかウォッチドッグ周期(WDCR2 レジスタ内の WWDP ビットで定義、表 2-6 参照)の前半でトリガされた場合、本デバイスは μ C リセットモードへ移行します(NRES および LH ピンが定義された時間アサートされます)。リセット要因(ウォッチドッグ早期トリガまたはウォッチドッグ オーバーフロー)は、ウォッチドッグ ステータス レジスタ(WDSR)内のウォッチドッグ ステータスビットにキャプチャされます。ウォッチドッグがウォッチドッグ周期の後半でトリガされると、ウォッチドッグ タイマが再起動します。

2.8.3 タイムアウト モード中のウォッチドッグ動作

タイムアウト モード中にウォッチドッグは連続的に動作します。WDC = 010 の場合にウォッチドッグはタイムアウト モードで動作します。タイムアウト モード中は、ウォッチドッグ トリガによってウォッチドッグ タイマをいつでもリセットできます。ウォッチドッグ タイマがオーバーフローすると、ウォッチドッグ 異常イベントがウォッチドッグ ステータス レジスタ(WDSR)にキャプチャされます。タイムアウト モードでは、本デバイスがスリープモード中である時にウォッチドッグをマイクロコントローラに対する周期的復帰要因として使う事ができます。タイムアウト モードが選択された状態で本デバイスがスリープモードに移行すると、公称ウォッチドッグ周期(WWDP)後に復帰イベントが生成されます。すると本デバイスは μ C リセットモードへ移行します。

2.8.4 電源投入中および μC リセット後のウォッチドッグ動作

μC リセット後の安全な起動を確保するため、最初にウォッチドッグをトリガする SPI コマンドを送信した後に、ウォッチドッグを設定するための SPI コマンドを送信する事を推奨します。電源等入後に、本デバイスは最初に μC リセットモードへ移行してからスタンバイモードへ移行します。本デバイスがスタンバイモードに移行すると、ウォッチドッグは t_{LW} で規定されたウィンドウを開始します。ウォッチドッグは、このウィンドウ内でマイクロコントローラによってトリガされる必要があります。そうではない場合、ウォッチドッグは NRES ピンを介してマイクロコントローラのリセットをトリガします。 t_{LW} ウィンドウ内での最初のトリガの後に、ウォッチドッグは通常の動作モードを開始します。

以下の場合、ウォッチドッグの無効化と設定はできません。

1. 本デバイスの電源投入後、 t_{LW} ウィンドウモード内で最初のトリガを受信する前
2. 上記以外の全ての状況で、本デバイスが μC リセットモードからスタンバイモードへ移行した後にウォッチドッグが最初のトリガを受信する前(ウォッチドッグが有効である場合)

ウォッチドッグ制御レジスタ内の WDLW ビットが「1」(既定値)に設定されている場合、ウォッチドッグ タイマは t_{LW} ウィンドウの開始時に常にリセットされます。このビットが「0」である場合、ウォッチドッグは通常動作を継続します。

2.8.5 VCC 低電圧および過熱中のウォッチドッグ動作

ATA6580/1/5/6 では、WDLW が「1」に設定されている場合、本デバイスが $V_{\text{VCC}} < V_{\text{VCC_UV_TRX_Set}}$ イベントを検出するとウォッチドッグは停止します。本デバイスは μC リセットモードへ移行し、VCC が回復するまで μC リセットモードのままです。RSTLVL が「0」に設定されている場合、本デバイスが $V_{\text{VCC}} < V_{\text{VCC_UV_IO_Set}}$ を検出すると本デバイスは μC リセットモードへ移行し、ウォッチドッグは停止してリセットされます。VCC が回復した後 NRES ピンはリセットパルス長時間が経過するまで Low へプルダウンされ、その後に本デバイスはスタンバイモードへ移行します。 t_{LW} ウィンドウモードが有効である場合、本デバイスがスタンバイモードへ移行した後にウォッチドッグは t_{LW} ウィンドウを開始します。

ATA6582/7 では、 μC リセットをトリガするために $V_{\text{VCC_}\mu\text{C}}$ が監視されます。RSTLVL が「1」に設定されている場合、本デバイスが $V_{\text{VCC_}\mu\text{C}} < V_{\text{VCC_UV_RST_Set}}$ を検出するとウォッチドッグは停止してリセットされます。本デバイスは μC リセットモードへ移行し、VCC が回復するまで μC リセットモードのままです。RSTLVL が「0」に設定されている場合、本デバイスが $V_{\text{VCC}} < V_{\text{VCC_UV_IO_Set}}$ を検出すると本デバイスは μC リセットモードへ移行し、ウォッチドッグは停止してリセットされます。

ATA6583/8 では RSTLVL ビットを使いません。 μC リセットは、本デバイスが $V_{\text{VCC_}\mu\text{C}} < V_{\text{VCC_UV_IO_Set}}$ を検出した時に常にトリガされます。

図 2-15. VCC 低電圧($V_{VCC} < V_{VCC_UV_TRX_Set}$)中のウォッチドッグ動作(RSTLVL==1)





図 2-16. VCC 低電圧($V_{VCC} < V_{VCC_UV_IO_Set}$)中のウォッチドッグ動作(RSTLVL==0)



2.9 汎用メモリ(GPMn)

本デバイスは、ユーザ情報を保存するための汎用レジスタ向けに RAM の 4 バイトを割り当てます。汎用レジスタ(アドレス: 0x06~0x09)には SPI を介してアクセスできます。

2.9.1 汎用メモリ 0 (アドレス: 0x06)

名称: GPM0
 オフセット: 0x06
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	GPM0[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – GPM0[7:0] 汎用メモリビット

2.9.2 汎用メモリ 1 (アドレス: 0x07)

名称: GPM1
 オフセット: 0x07
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	GPM1[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – GPM1[7:0] 汎用メモリビット

2.9.3 汎用メモリ 2 (アドレス: 0x08)

名称: GPM2
 オフセット: 0x08
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	GPM2[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – GPM2[7:0] 汎用メモリビット

2.9.4 汎用メモリ 3 (アドレス: 0x09)

名称: GPM3
 オフセット: 0x09
 リセット: 0x00
 属性: 読み/書き可能

Bit	7	6	5	4	3	2	1	0
	GPM3[7:0]							
Access	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	0	0	0

Bit 7:0 – GPM3[7:0] 汎用メモリビット

2.10 VCC LDO

VCC ピンの公称出力電圧レベルは 5 V です。

電圧レギュレータは、補償とマイクロコントローラからの外乱のフィルタ処理用に外付けコンデンサを必要とします。1.87 μ F(最小、許容差含む)の MLC コンデンサと 100 nF のセラミック コンデンサを並列に使用する事を推奨します。これらのコンデンサの容量値はアプリケーションに依存します。VCC への短絡時に、この出力は出力電流を I_{VCClim} 以下に制限します。ATA6580/1/5/6 では、LDO 温度がしきい値 T_{VJsd} を超えた場合に VCC 出力が Off になります。その後 LDO 温度が $T_{VJsd} - T_{VJsd_hys}$ まで低下した後に、レギュレータは再び On になります。ATA6582/3/7/8 の VCC レギュレータも ATA6580/1/5/6 と全く同様に動作します。

ATA658x をプリント基板にはんだ付けする際は、良好な放熱性を得るために、放熱パッドをプリント基板上の GND ベタ層等に十分なビア数で接続する必要があります。本デバイスの主な電力損失は、アプリケーションで要求される VCC 出力電流 I_{VCC} と VCC_ μ C 出力電流 $I_{VCC_μC}$ (ATA6582/3/7/8)により発生します。

V_{VCC} 電源電圧は、 V_{VS} が約 2 V 以下に低下するまで有効です。

内部 CAN トランシーバがドミナントバス状態の駆動中に 50 mA (typ)を消費する場合、VCC ピンから外部負荷に 100 mA を供給可能です。CAN トランシーバの平均消費電流は、アプリケーションにもよりますが、通常はこれよりも低いため(約 25 mA)、外部負荷にはさらに大きな電流を供給可能です。

2.11 外部センサ用電源

VCC_SENSOR ピンは、外付け部品に電源(最大 30mA @ 3.3/5V)を提供するために使います。VCC_SENSOR 制御レジスタ REGCR 内の REGEN ビットを使って、VCC_SENSOR を有効にするデバイス動作モードを設定します。REGCR レジスタの電源投入時の既定値は 2'b00 です(VCC_SENSOR 電源は全ての動作モードで Off)。対応するイベント キャプチャ機能が有効である場合、VCC_SENSOR ピンの過電圧と低電圧が監視されます。

表 2-8. REGCR - VCC_SENSOR コンフィグレーション レジスタ (アドレス: 0x25)

Bit	記号	アクセス	値	概要
7:2	予約済み	R		
1:0	REGEN	R/W		VCC_SENSOR コンフィグレーション
			00	全てのモードで VCC_SENSOR を Off にする
			01	ノーマルモードで VCC_SENSOR を On にする
			10	ノーマル、スタンバイ、 μ C リセットモードで VCC_SENSOR を On にする
11	ノーマル、スタンバイ、スリープ、 μ C リセットモードで VCC_SENSOR を On にする			

VCC_SENSOR ピンの出力電圧レベルは、LDOCR レジスタ(LDO コンフィグレーション レジスタ)で設定します。

表 2-9. LDOCR - VCC_SENSOR 出力コンフィグレーション レジスタ (アドレス: 0x02)

Bit	記号	アクセス	値	概要
7:3	予約済み	R		
2:0	VCCSENSOUT	R/W		VCC_SENSOR 出力電圧レベル コンフィグレーション ビット
			010	VCC_SENSOR の出力電圧レベルは 3.3 V
			101	VCC_SENSOR の出力電圧レベルは 5 V

VCC_SENSOR ピンの既定値出力電圧レベルは 3.3 V です。コンフィグレーション レジスタは、スタンバイモード中のみ書き込みアクセス可能です。設定が不適正である場合、またはスタンバイモード中ではない時に設定が試みられた場合、REGCR および LDOCR レジスタはリセットされ、出力電圧レベルは 3.3 V に設定されます。

2.12 LIN2 デバイス(ATA6582/3/7/8 のみ)

ATA6582/3/7/8 は、ATA6586 のダイと ATA663232/55 のダイを内蔵したデュアルダイ CAN-LIN-LIN SBC です。ATA6582/3/7/8 は 1x CAN トランシーバ(パーシャル ネットワーキングあり/なし)、2x LIN トランシーバ、1x 5V 150mA 低ドロップアウト電圧レギュレータ(VCC)、1x 5V/3.3V 85mA 低ドロップアウト電圧レギュレータ(VCC_μC)、1x 外部負荷用 5V/3.3V 30mA 低ドロップアウト電圧レギュレータ(VCC_Sensor)を提供します。

2 つのダイは単一システムとして機能し、互いに通信する事により、外付け部品(マイクロコントローラ等)を必要とせず、1つの復帰/割り込みイベントによって両方のダイが復帰します。

2.12.1 LIN2 動作モード

図 2-17. LIN2 動作モード




表 2-10. LIN2 動作モード

動作モード	トランシーバ	V _{VCC_μC}	LIN2	TXD_LIN2	RXD_LIN2
LIN2 フェイルセーフ	OFF	3.3V/5V	リセッショ	フェイルセーフ要因を示す (表 2-11 参照)	
LIN2 ノーマル	ON	3.3V/5V	TXD_LIN2 に依存	データ送信に従う	
LIN2 サイレント	OFF	3.3V/5V	リセッショ	High	High
LIN2 スリープ/電源 Off	OFF	0V	リセッショ	Low	Low


2.12.1.1 LIN2 ノーマルモード

このモードは、LIN2 インターフェイスの通常の送受信モードです。VCC_μC 電圧レギュレータは 3.3V/5V の出力電圧(最大許容差: ±2%、最大出力電流: 85 mA)で動作します。VCC_μC 低電圧条件が発生すると、内部リセット(NRES_int)信号が Low へ遷移し、LIN2 デバイスは LIN2 フェイルセーフモードへ移行します。

2.12.1.2 LIN サイレントモード

TXD_LIN2 が High の時に EN_LIN2 で立ち下がリエッジが発生すると、LIN2 デバイスは LIN2 サイレントモードへ切り換わります。TXD_LIN2 信号は、モード選択ウィンドウ中に論理 High である必要があります(図 2-18 参照)。LIN2 サイレントモード中は、送信と受信が無効となります。VCC_μC 電圧レギュレータはアクティブです。

図 2-18. LIN2 サイレントモードへの移行




LIN2 サイレントモードでは、LIN2 ピンが GND へ短絡した時の消費電流を最小化するため、LIN2 ピンと VS2 ピンの間の内部終端抵抗は無効にされます。LIN2 ピンと VS2 ピンの間には、弱いプルアップ電流(10 μA typ)しか流れません。LIN2 サイレントモードは、LIN2 ピンの電流レベルとは無関係に有効にできます。

低電圧条件が発生すると NRES_int 信号が Low へ遷移し、LIN2 デバイスは LIN2 フェイルセーフモードへ移行します。

2.12.1.3 LIN2 スリープモード

TXD_LIN2 が Low の時に EN_LIN2 で立ち下がリエッジが発生すると、LIN2 デバイスは LIN2 スリープモードへ移行します。TXD_LIN2 信号は、モード選択ウィンドウ中に論理 Low である必要があります(図 2-19 参照)。

図 2-19. LIN2 スリープモードへの移行



LIN2 スリープモードへの移行時に LIN2 ピンへの影響を防ぐため、EN_LIN2 を TXD_LIN2 より最大 $3.2 \mu\text{s}$ 早期に Low へ遷移させる事ができます (TXD_LIN2 と EN_LIN2 を同時に遷移させる事を推奨)。

ATA6582/3/7/8 では、常に最初に CAN-LIN SBC をスリープモードに移行させてから LIN2 デバイスをスリープモードに移行させる必要があります。そうしないと VCC_μC が無効になり、SPI も一緒に無効になるため、デバイスの再設定ができなくなります。

スリープモードでは、通信は無効にされます。VCC_μC レギュレータは Off になり、NRES_int と RXD_LIN2 は Low となります。LIN2 ピンが GND へ短絡した時の消費電流を最小化するため、LIN2 ピンと VS2 ピンの間の内部終端抵抗は無効にされます。LIN2 ピンと VS2 ピンの間には弱いプルアップ電流 ($10 \mu\text{A typ}$) しか流れません。LIN2 スリープモードは、LIN2 ピンの電流レベルとは無関係に有効にできます。LIN2 ピン電圧が LIN2 事前復帰検出電圧 V_{LIN2L} を下回ると内部 LIN2 レシーバが有効になり、復帰検出タイマが起動します。

TXD ピンが GND へ短絡した場合、 $t_{\text{to(dom)}}_{\text{LIN2}}$ が経過した後に EN_LIN2 を使って LIN2 スリープモードへ切り換える事ができます。

2.12.1.4 LIN2 フェイルセーフモード

LIN2 デバイスは、システム電源投入時に自動的に LIN2 フェイルセーフモードへ切り換わります。VCC_μC 電圧レギュレータは On になります。内部 NRES_int 信号は $t_{\text{res}} = 4 \text{ ms}$ の間 Low のままです。LIN2 通信は Off になります。LIN2 デバイスは、EN_LIN2 が High へ遷移するまでこのモードのままです。EN_LIN2 が High へ遷移すると LIN2 デバイスは LIN2 ノーマルモードへ移行します。内部 NRES_int 信号が Low へ遷移すると、LIN デバイスは LIN2 フェイルセーフモードへ直接切り換わります。LIN2 フェイルセーフモード中は、TXD_LIN2 ピンが出力として機能し、RXD_LIN2 出力ピンと一緒に LIN2 フェイルセーフ要因を示します (表 2-11 参照)。

VS2 低電圧条件 ($V_{\text{VS2}} < V_{\text{VS2_th_N_F_down}}$) が原因で LIN2 デバイスが LIN2 ノーマルモード ($\text{EN_LIN2} = 1$) から LIN2 フェイルセーフモードへ移行した場合、EN_LIN2 入力ピンの立ち下がりエッジによって LIN2 スリープまたは LIN2 サイレントモードへ切り換える事ができます。これにより、消費電流をさらに削減できます。

LIN2 サイレントまたは LIN2 スリープモードからの復帰イベントは、RXD_LIN2 ピンと TXD_LIN2 ピンを使ってマイクロコントローラへ示されます。VS2 低電圧条件も、これらの 2 本のピンで示されます。TXD_LIN2/RXD_LIN2 ピン出力の内容を表 2-11 に示します。

復帰イベントは、LIN2 デバイスを LIN2 フェイルセーフ モードへ切り換えます。

表 2-11. LIN2 フェイルセーフ モード中の TXD_LIN2/RXD_LIN2 信号

LIN2 フェイルセーフ要因/信号	TXD_LIN2	RXD_LIN2
LIN バス復帰(LIN2 ピン)	Low	Low
ローカル復帰(WAKE2 ピン)	Low	High
VS2 低電圧検出($V_{VS2} < 3.9V$)	High	Low

2.12.2 ATA6582/3/7/8 におけるローカル復帰

ATA6582/3/7/8 は、WAKE ピンと WAKE2 ピンの両方からのローカル復帰をサポートします。ATA6582/3/7/8 の WAKE ピンによるローカル復帰の動作は、ATA6580/1/5/6 と全く同じです(2.4.1. 「WAKE ピンによるローカル復帰」参照)。

WAKE2 ピンの立ち下がりエッジ後に Low レベルが t_{local_wu2} より長く持続すると、ローカル復帰要求が発生します。これにより、LIN2 デバイスは LIN2 フェイルセーフ モードへ切り換わります。内部 LIN 終端抵抗が有効になります。マイクロコントローラに対して割り込みを生成するため、ローカル復帰要求は TXD_LIN2 ピンの Low レベルにより示されます。WAKE2 ピンが Low の時に、EN_LIN2 ピンを介して LIN2 デバイスを LIN2 サイレントまたは LIN2 スリープモードを切り換える事ができます。この場合、WAKE2 の立ち下がりエッジによって新しいローカル復帰要求を開始する前に、WAKE2 ピンを 10 μ s より長く High 状態に保持する必要があります。

図 2-20. LIN2 スリープモードからの WAKE2 ピンによるローカル復帰





図 2-21. LIN2 サイレントモードからの WAKE2 ピンによるローカル復帰




2.12.3 ATA6582/3/7/8 における LIN2 ピンを介する LIN バス復帰

2.12.3.1 LIN Silent モードからの LIN2 リモート復帰(ATA6582/3/7/8)

LIN2 サイレントモードからのリモート復帰は、TXD_LIN2 が High である場合にのみ可能です。LIN2 ピン電圧が LIN2 事前復帰検出電圧 V_{LIN2L} を下回ると内部 LIN2 レシーバが有効になり、復帰検出タイマが起動します。ドミナント バスレベルが t_{bus} よりも長く持続した後の LIN2 ピンの立ち上がりエッジでリモート復帰要求が発生します。LIN2 デバイスは LIN2 サイレントモードから LIN2 フェイルセーフモードへ切り換わります。VCC_μC 電圧レギュレータは有効なままであり、内部 LIN2 応答回路の終端抵抗が有効になります。リモート復帰要求は、RXD_LIN2 ピンと TXD_LIN2 ピンの Low レベルにより示されます(TXD_LIN2 では強いプルダウン)。EN_LIN2 ピンが High である場合、本デバイスは直接 LIN2 ノーマルモードへ移行します。

図 2-22. LIN2 サイレントモードからの LIN2 復帰




2.12.3.2 LIN2 スリープモードからの LIN2 リモート復帰(ATA6582/3/7/8)

ドミナント バスレベルが t_{bus} よりも長く持続した後の LIN2 ピンの立ち上がりエッジによりリモート復帰要求が発生し、LIN2 デバイスは LIN2 スリープモードから LIN2 フェイルセーフ モードへ切り換わります。VCC_μC レギュレータと内部 LIN2 終端抵抗が有効になります。リモート復帰要求は、RXD_LIN2 ピンと TXD_LIN2 ピンの Low レベルにより示されます(TXD_LIN2 では強いプルダウン)。

EN_LIN2 の High 状態を使って、LIN2 スリープまたは LIN2 サイレントモードから LIN2 ノーマルモードへ直接切り換える事ができます。V_{VCC_μC} が立ち上がって低電圧リセット時間が過ぎた後も EN_LIN2 が High である場合、LIN2 トランシーバは LIN2 ノーマルモードへ切り換わります。

図 2-23. LIN2 スリープモードからの LIN2 復帰



2.12.3.3 低電源電圧条件での LIN2 デバイスの動作

バッテリー電圧をアプリケーション回路に接続すると、VS2 ピンの電圧はアプリケーション回路内のバイパスコンデンサに応じた速さで立ち上がります。V_{VS2} が最低 VS2 動作電圧しきい値 V_{VS2_th_U_F_up} より高い場合、LIN2 デバイスは電源 LIN2 Off モードから LIN2 フェイルセーフモードへ切り換わります。V_{VS2} が低電圧しきい値 V_{VS2_th_F_N_up} を超えると直ちに LIN2 トランシーバを有効にできます。

VCC_μC 出力電圧は、t_{VCC_μC} 後に公称値に達します。この時間は、外付け VCC_μC コンデンサと負荷によって決まります。内部 NRES_int 信号は、リセット遅延時間 t_{reset} 中に Low です。t_{reset} 中にモード変更はできません。

VCC_μC、内部リセット NRES_int 信号、VS2 の立ち上がり/立ち下がり挙動を以下の図に示します。

図 2-24. VS2(立ち上がり)に対する VCC_μC と内部 NRES_int 信号の挙動 (3.3 V)




図 2-25. VS2(立ち下がり)に対する VCC_μC と内部 NRES_int 信号の挙動 (3.3 V)




図 2-26. VS2(立ち上がり)に対する VCC_μC と内部 NRES_int 信号の挙動 (5V)





図 2-27. VS2(立ち下がり)に対する VCC_μC と内部 NRES_int 信号の挙動 (5 V)



上のグラフは、VCC_μC 立ち上がり時間 $t_{VCC_μC}$ と NRES_int 遅延時間 t_{reset} に比べて VS2 の立ち上がり/立ち下がり速度が十分に遅い場合にのみ有効です。

スリープモード中に V_{VS2} の電圧レベルが低電圧検出しきい値 $V_{VS2_th_N_F_down}$ (typ. 4.3 V) を下回った場合、動作モードの変更と復帰はできません。VS2 ピン上の電源電圧が VS2 動作しきい値 $V_{VS2_th_U_down}$ (typ. 2.05 V) を下回った場合、LIN2 デバイスは LIN2 電源 Off モードへ切り換わります。

LIN2 サイレントモード中に $V_{VCC_μC}$ 電圧が低電圧しきい値 $V_{VCC_μC_th_uv_down}$ を下回った場合、LIN2 デバイスは LIN2 フェイルセーフ モードへ切り換わります。VS2 ピン上の電源電圧が VS2 動作しきい値 $V_{VS_th_U_down}$ (typ. 2.05 V) を下回った場合、LIN2 デバイスは LIN2 電源 Off モードへ切り換わります。

LIN2 ノーマルモード中に VS2 ピンでの電圧レベルが VS2 低電圧検出しきい値 $V_{VS2_th_N_F_down}$ (typ. 4.3 V) を下回った場合、LIN2 デバイスは LIN2 フェイルセーフ モードへ切り換わります。LIN2 フェイルセーフ モード中は、異常動作またはバスメッセージの破損を防ぐために LIN2 トランシーバは無効になります。VCC_μC 電圧レギュレータは有効なままです。


V_{VCC_μC} = 3.3 V の場合: VS2 低電圧状態である場合、EN_LIN2 入力の立ち下がリエッジにより、本デバイスを LIN2 スリープまたは LIN2 サイレントモードへ切り換える事ができます。これら 2 つの省電力モードへの切り換えはいつでも可能であり、消費電流をさらに削減する事ができます。V_{VCC_μC} 電圧が V_{VCC_μC} 低電圧しきい値 V_{VCC_μC_th_uv_down} (typ. 2.6 V) を下回った場合、LIN2 デバイスは LIN2 フェイルセーフモードへ切り換わります。

V_{VCC_μC} = 5 V の場合: VS2 低電圧状態になると V_{VCC_μC} 低電圧状態が発生して LIN2 デバイスは LIN フェイルセーフモードへ移行します。このモードからは、LIN2 スリープモードへの切り換えのみが可能です。

Note: 本デバイスのスリープモード中に V_{VS}/V_{VS2} 低電圧状態が生じると、本デバイスの不完全な復帰が発生し、通常の復帰要因では回復できなくなる可能性があります。そのような状態を防ぐため、スリープモード中に低電圧条件が生じる恐れがある場合は、EN_LIN2 と V_{VCC} を外部回路に接続する必要があります(代表的応用回路図参照)。

2.12.4 3.3V/5V V_{VCC_μC} 低ドロップアウト電圧レギュレータ(ATA6582/3/7/8 のみ)

図 2-28. 3.3V/5V V_{VCC_μC} 低ドロップアウト電圧レギュレータ: 電源電圧立ち上がり/立ち下がり時の動作



V_{VCC_μC} 電圧レギュレータは、補償とマイクロコントローラからの外乱のフィルタ処理用に外付けコンデンサを必要とします。最小容量 1.87 μF の MLC コンデンサと 100 nF のセラミック コンデンサを並列に使用する事を推奨します。これらのコンデンサの容量値はアプリケーションに依存します。

ATA6582/7/8 における V_{VCC_μC} での短絡時に、この出力は出力電流を I_{VCC_μC_lim} 以下に制限します。低電圧条件の場合、NRES_int は Low へ切り換わります。ダイ温度が T_{VCC_μC_off} を超えると、V_{VCC_μC} 出力は無効になります。デバイスが冷却されてダイ温度が T_{VCC_μC_off} - T_{hys} を下回ると、出力は再び有効になります。

ATA658x をプリント基板にはんだ付けする際は、良好な放熱性を得るために、放熱パッドをプリント基板上の広い GND パターンに接続する必要があります。

2.13 電力損失と安全動作領域

ATA658x をプリント基板にはんだ付けする際は、良好な放熱性を得るために、放熱パッドをプリント基板上の広い GND パターンに接続する必要があります。本デバイスの電力損失は主にアプリケーションが消費する V_{VCC}、V_{VCC_μC}、V_{VCC_Sensor} 出力電流(I_{VCC}、I_{VCC_μC}、I_{VCC_SENSOR})によって決まります。以下の図に、ATA658x の電力損失と安全動作領域を電源電圧に対するレギュレータ出力電流の関数として示します。

図 2-29. 電力損失と安全動作領域(18 ピンパッケージ、グレード 1):
異なる周囲温度での電源電圧 VS とレギュレータ出力電流 $I_{VCC} + I_{VCC_SENSOR}$ の関係
($R_{thvja} = 45K/W$ を想定)




図 2-30. 電力損失と安全動作領域(18 ピンパッケージ、グレード 0):
異なる周囲温度での電源電圧 VS とレギュレータ出力電流 $I_{VCC} + I_{VCC_SENSOR}$ の関係
($R_{thvja} = 45K/W$ を想定)





図 2-31. 電力損失と安全動作領域(26 ピンパッケージ、グレード 1):
異なる周囲温度での電源電圧 VS とレギュレータ出力電流 $I_{VCC} + I_{VCC_µC} + I_{VCC_SENSOR}$ の関係
($R_{thJA} = 42K/W$ を想定)



内部 CAN トランシーバがドミナントバス状態の駆動中に 50 mA (typ)を消費する場合、VCC ピンから外部負荷に 100 mA を供給可能です。CAN トランシーバの平均消費電流は、アプリケーションにもよりますが、通常はこれよりも低い(約 25 mA)、外部負荷にはさらに大きな電流を供給可能です。

2.14 SPI (Serial Peripheral Interface)

2.14.1 概要

SPI はマイクロコントローラとの通信用に使用します。ATA658x の設定と操作には SPI インターフェイスを使用します。

SPI は全二重データ転送に対応します。新しい制御データがシフトインされた時にステータス情報が返されます。SPI は読み出し専用アクセスも提供し、レジスタの内容を変更する事なく読み戻す事ができます。

クロックの立ち下がりエッジでビットがサンプリングされ、クロックの立ち上がりエッジでデータがシフトイン/シフトアウトされます(図 2-32 参照)。

図 2-32. SPI のタイミング プロトコル





図 2-33. 書き込み動作向けの SPI データ構造



SPI データは専用の 8 ビットレジスタに保存され、各レジスタには一意の 7 ビットアドレスが割り当てられています。1 回のレジスタ書き込み動作で 16 ビットを本デバイスへ送信する必要があります。第 1 バイトは 7 ビットアドレスと「読み出し専用」ビット(LSB)を格納します。書き込み動作を指定するには、読み出し専用ビットが「0」である必要があります。このビットが「1」である場合、読み出し動作が実行され、このビットの後の全てのデータは無視されます。第 2 バイトはレジスタに書き込むデータを格納します。アドレス指定されたレジスタの内容は、読み書き動作の実行中に SDO ピンからシフトアウトされます。プログラミングを高速化するために、24 および 32 ビットの読み書き動作もサポートされます。この場合、レジスタアドレスは自動的にインクリメントします(24 ビット動作では 1 回インクリメント、32 ビット動作では 2 回インクリメント)。

読み/書きどちらのコマンドを実行する場合も、SDO ライン上の第 1 バイトは常に 0x00 です。

存在しないレジスタに対する書き込み試行は禁止されません。書き込み動作中に利用可能なアドレス空間の境界を越えた場合、有効アドレス範囲外のデータは無視されます(SPI 異常イベントは生成されません)。

送信された SPI ビットの数 は SPI 転送中常に監視され、ビット数が 16、24、32 のいずれでもない場合、SPI 転送は中止されます。SPI 異常検出が有効(SPIFE = 1)である場合に以下の異常が検出されると、SPI 異常イベントがキャプチャされます(SPIF = 1)。

1. SPI クロックカウンタ エラー(16、24、32 ビットコマンドのみ有効、読み/書き両方の動作で発生)
2. 不正な DOPM コード
3. ロックされたレジスタに対する書き込みアクセスの試行

読み出し動作中に SDI ピンで 32 ビットを超えるビットがシフトインされると、bit 33 から後のデータストリームは SDO 上でループバックされます。

2.15 レジスタ一覧

ATA658xはアドレス 0x00~0x7F に 128 個のレジスタを配置しています。レジスタマップの概要を以下の表に示します。記載されていないレジスタとビットは将来のために予約済みです。特に明記しない限り、予約済みビットには「0」が書き込まれている必要があります。

アドレス	レジスタ	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
デバイス制御レジスタ										
0x01	DMCR	-	-	RSTEN	VCCOVSD	SLPVCC μ C	DOPM[2:0]			
0x02	LDOCR	-	-	-	-	-	VCCSENSOUT[2:0]			
0x03	DMSR	SMTS	OTPWS	NMTS	-	-	-	-	VCCS	
0x04	SECR	-	VSUVE	-	-	IOUVE	OTPWE	SPIFE	RSTLVL	
0x05	LDOECR	-	VCCOVLHE[2:0]			VCCOVE	VCCUVE	VCCSENSOVE	VCCSENSUVE	
0x06	GPM0	GPM0[7:0]								
0x07	GPM1	GPM1[7:0]								
0x08	GPM2	GPM2[7:0]								
0x09	GPM3	GPM3[7:0]								
0x0A	RWPR	-	WP6	WP5	WP4	WP3	WP2	WP1	WP0	
TRX 制御レジスタ										
0x20	TRXCR	-	CFDPE	PNCFOK	CPNE	-	-	COPM[1:0]		
0x21	LTRXCR	-	-	-	-	-	-	LOPM[1:0]		
0x22	TRXSR	TXS	PNERRS	PNCFS	PNOSCS	CBSS	-	-	TXDOUTS	
0x23	TRXECR	-	PNOSCFE	-	BSE	-	LINWUE	TRXFE	CWUE	
0x24	LTRXSR	-	-	-	-	-	-	LTXDOUTS	LTXS	
0x25	REGCR	-	-	-	-	-	-	REGEN[1:0]		
0x26	DRCR	-	-	-	-	DR[3:0]				
0x27	CIDR0	ID0[7:0]								
0x28	CIDR1	ID1[7:0]								
0x29	CIDR2	ID2[7:0]								
0x2A	CIDR3	-	-	-	ID3[4:0]					
0x2B	CIDMR0	IDM0[7:0]								
0x2C	CIDMR1	IDM1[7:0]								
0x2D	CIDMR2	IDM2[7:0]								
0x2E	CIDMR3	-	-	-	IDM3[4:0]					
0x2F	CFCR	IDE	PNDM	-	-	DLC[3:0]				
0x32	BFECR	-	-	-	-	-	-	BOUTE	BSCE	
0x33	BFIR	-	-	-	-	-	-	BOUT	BSC	
0x34	TRXECR2	-	-	-	-	-	-	-	RXDRCE	
0x35	TRXESR2	-	-	-	-	-	-	-	RXDRCS	
0x36	WDCR1	WDC[2:0]			WDPRE[1:0]		WDSLP	WDLW	-	
0x37	WDCR2	WWDP[3:0]				WRPL[3:0]				
0x38	WDSR	OFF	CACC	ILLCONF	TRIGS	OF	OFSLP	ETRIG	-	
0x39	WDTRIG	WDTRIG[7:0]								
0x3A	EFCR	-	-	-	ERRCNT[4:0]					
0x3B	FECR	-	-	-	FEC[4:0]					
0x67	GLFT	-	-	-	-	-	GLF[2:0]			
0x68	CDMR0	DM0[7:0]								
0x69	CDMR1	DM1[7:0]								
0x6A	CDMR2	DM2[7:0]								

.....続き									
アドレス	レジスタ	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x6B	CDMR3					DM3[7:0]			
0x6C	CDMR4					DM4[7:0]			
0x6D	CDMR5					DM5[7:0]			
0x6E	CDMR6					DM6[7:0]			
0x6F	CDMR7					DM7[7:0]			
WAKE 制御/ステータス レジスタ									
0x4B	PWKS	-	-	-	-	-	-	PWKVS	-
0x4C	WKECR	-	-	-	-	-	EXTWUE	LWURE	LWUFE
イベントステータス レジスタ									
0x60	GESR	OSCS	-	BFES	LTRXES	WKES	CTRXES	LDOES	SYSES
0x61	SESR	SYSE	VSUV	-	PWRONS	-	-	SPIFS	IOUV
0x62	LTRXESR	-	-	-	-	LTXDOUT	OVTL	OTPWL	LINWUS
0x63	CTRXESR	-	PNOSCF	PNEFD	BS	OTPWC	OVTC	TRXF	CWUS
0x64	WKESR	-	-	-	-	-	EXTWUS	LWURS	LWUFS
0x65	BFESR	-	-	-	-	-	-	BOUTS	BSCS
0x66	LDOESR	OVTVCC	OTPWVCC	OVVCC	UVVCC	OVTVCCSENS	OTPWVCCSENS	OVVCCSENS	UVVCCSENS
デバイス ID レジスタ									
0x7E	DIDR					DIDR[7:0]			

3. 絶対最大定格

ここに記載した「絶対最大定格」を超える条件は、デバイスに恒久的な損傷を生じさせる可能性があります。これはストレス定格です。本書の動作表に示す条件外でのデバイスの運用は想定していません。絶対最大定格条件を超えて長期間暴露させるとデバイスの信頼性に影響が及ぶ可能性があります。

パラメータ	記号	Min.	Max.	単位
DC 電圧: VS、VS2 ピン	V_{VS} 、 V_{VS2}	-0.3	+40	V
DC 電圧: LH、VCC_SENSOR、WAKE2 ピン	V_{LH} 、 V_{VCC_SENSOR} 、 V_{WAKE2}	-0.3	+40	V
DC 電圧: WAKE ピン	V_{WAKE}	-1.2	+40	V
過渡電圧(ISO 7637 Part 3 に従う): CANH、CANL、WAKE、VCC_SENSOR、LIN、 WAKE2、LIN2 ピン	-	-150	+100	V
DC 電圧: CANH、CANL ピン	V_{CANH} 、 V_{CANL}	-27	+42	V
最大差動バス電圧	V_{Diff}	-40	+40	V
LIN、LIN2 ピン DC 電圧 パルス時間 < 500ms	V_{LIN} 、 V_{LIN2}	-27	+40 +43.5	V
DC 電圧: TXD、RXD、SDO、SDI、NCS、SCK、VCC、NRES、 RXD、TXD_LIN、RXD_LIN、TXD_LIN2、RXD_LIN2、 VCC_μC、EN_LIN2 ピン	V_x	-0.3	+5.5	V
IEC 62228、IEC 61000-4-2 に準拠した IBEE CAN EMC テスト仕様による ESD: (330 Ω/150pF)条件 CANH、CANL、VS、VCC_SENSOR、WAKE、VS2、 WAKE2 ピン(GND に対して)	-	±8	-	kV
IEC 61000-4-2: (330 Ω/150pF)に従う ESD - LIN、LIN2 ピン	-	±6	-	kV
HBM JESD22-A114/AEC-Q100-002 - LIN、LIN2、CANH、CANL ピン (GND に対して)	-	±6	-	kV
HBM JESD22-A114/AEC-Q100-002 - 全ピン	-	±4	-	kV
デバイス耐電モデル: ESD AEC-Q100-011	-	±750	-	V
マシンモデル(MM): ESD AEC-Q100-003	-	±100	-	V
保管温度	T_{stg}	-55	+150	°C
仮想接合部温度	T_{vj}	-40	+175	°C

4. 温度特性

表 4-1. 温度特性: 18 ピン VDFN

パラメータ	記号	Min.	Typ.	Max.	単位
パッケージ熱抵抗					
熱抵抗: 仮想接合部 - ケース	R_{thvJC}	—	8	—	K/W
熱抵抗: 仮想接合部 - 周囲大気 JEDEC に従いデバイスを PCB にはんだ付け	R_{thvJA}	—	45	—	K/W
バスドライバ出力と電圧レギュレータ(VCC、VCC_SENSOR、LIN、CANH、CANL)のサーマル シャットダウン					
ATA658x-GTQW1 (グレード 1)	T_{vJsd}	150	—	175	°C
ATA658x-GTQW0 (グレード 0)	T_{vJsd}	170	—	195	°C
サーマル シャットダウン ヒステリシス	T_{vJsd_hys}	—	15	—	°C

表 4-2. 温度特性: 26 ピン VDFN

パラメータ	記号	Min.	Typ.	Max.	単位
パッケージ熱抵抗					
熱抵抗: 仮想接合部 - ケース	R_{thvJC}	—	8	—	K/W
熱抵抗: 仮想接合部 - 周囲大気 JEDEC に従いデバイスを PCB にはんだ付け	R_{thvJA}	—	42	—	K/W
バスドライバ出力と電圧レギュレータ(VCC、VCC_SENSOR、VCC_μC、LIN、LIN2、CANH、CANL)のサーマル シャットダウン					
ATA658x-GUQW1 (グレード 1)	T_{vJsd}	150	—	175	°C
サーマル シャットダウン ヒステリシス	T_{vJsd_hys}	—	15	—	°C

5. 電氣的特性

特に明記しない限り、全てのパラメータは下記の条件に対して有効です。

$3V \leq V_{VSx} \leq 28V$ 、 $4.5V \leq V_{VCC} \leq 5.5V$ (全ての電圧はグラウンドを基準とする)、 $R_{(CANH-CANL)} = 60\Omega$ 、

グレード 1: $T_{amb} = -40 \sim +125^\circ C$ 、グレード 0: $T_{amb} = -40 \sim +150^\circ C$ 、 $T_{VJ} \leq +170^\circ C$ 、typ.値は $V_{VS} = 13V/T_{amb} = +25^\circ C$ での値

No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
VS, VS2									
0.10	電源電圧しきい値: 電源 On 検出	V_{VS} 立ち上がり	VS	V_{VS_PWON}	4.1	-	4.55	V	A
0.20	電源電圧しきい値: 電源 Off 検出	V_{VS} 立ち下がり	VS	V_{VS_PWROFF}	2.8	-	3.1	V	A
0.30	電源電圧しきい値: CAN/LIN TRX 低電圧検知解除	V_{VS} 立ち上がり	VS	$V_{VS_UV_TRX_Clear}$	4.5	-	5	V	A
0.40	電源電圧しきい値: CAN/LIN TRX 低電圧検知	V_{VS} 立ち下がり	VS	$V_{VS_UV_TRX_Set}$	4.1	-	4.55	V	A
0.50	VS 電源電流	ATA6580/1/5/6: $V_{VS} = 7 \sim 18V$ 、 DOPM = スリープ、CWUE = 1、 CAN スタンバイモード、SPI 通信 なし、LINWUE=0、LIN スタンバ イモード(ATA6581/6 において)、 ウォッチドッグは無効、 VCC_SENSOR は無効	VS	$I_{VS_SLP_L}$	-	-	30	μA	A
0.51	VS 電源電流	ATA6581/6: $V_{VS} = 7 \sim 18V$ 、 DOPM = スリープ、CWUE = 1、 CAN スタンバイモード、 LINWUE=1、LIN スタンバイモ ード、 $V_{LIN} > V_{VS} - 0.5V$ 、 ウォッチドッグは有効、 VCC_SENSOR は無効	VS	$I_{VS_SLP_1}$	-	-	50	μA	A
0.52	VS 電源電流	ATA6580/5: $V_{VS} = 7 \sim 18V$ 、 DOPM = スリープ、CWUE = 1、 CAN スタンバイモード、 ウォッチドッグは有効、 VCC_SENSOR は無効	VS	$I_{VS_SLP_2}$	-	-	45	μA	A
0.53	VS/VS2 電源電流	ATA6582/3/7/8: $V_{VS}/V_{VS2} = 7 \sim 18V$ 、DOPM = ス リープ、CWUE=1、CAN スタンバ イモード、LINWUE=0、LIN スタ ンバイモード、ウォッチドッグは 無効、SPI 通信なし、 $V_{LIN} > V_{VS} -$ 0.5V、LIN2 デバイスはスリープモ ード、 $V_{LIN2} > V_{VS2} - 0.5V$ 、 VCC_SENSOR は無効	VS/VS2	$I_{VS_SLP_L_SiP}$	-	-	48	μA	A
0.54	VS/VS2 電源電流	ATA6582/3/7/8: $V_{VS}/V_{VS2} = 7 \sim 18V$ 、DOPM = ス リープ、CWUE=1、CAN スタンバ イモード、LINWUE=1、LIN スタ ンバイモード、ウォッチドッグは 有効、ウォッチドッグ トリガ用に SPI 通信を使用、 $V_{CC_uC} = 0V$ 、 $V_{LIN} > V_{VS} - 0.5V$ 、 LIN2 デバイスはスリープモード、 $V_{LIN2} > V_{VS2} - 0.5V$ 、 VCC_SENSOR は無効	VS/VS2	$I_{VS_SLP_H_SiP}$	-	-	68	μA	A

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
0.55	VS 電源電流	ATA6581/6: V _{VS} = 7~18V、DOPM = スタンバイ、CWUE=1、CAN スタンバイモード、LIN スタンバイモード、LINWUE=1、ウォッチドッグは有効、V _{LIN} > V _{VS} - 0.5V、ウォッチドッグトリガ用に SPI 通信を使用、VCC_SENSOR は無効	VS	I _{VS_STB_1}	-	-	80	μA	A
0.56	VS 電源電流	ATA6580/5: V _{VS} = 7~18V、DOPM = スタンバイ、CWUE=1、CAN スタンバイモード、ウォッチドッグは有効、ウォッチドッグトリガ用に SPI 通信を使用、VCC_SENSOR は無効	VS	I _{VS_STB_2}	-	-	75	μA	A
0.57	VS/VS2 電源電流	ATA6582/3/7/8: V _{VS} /V _{VS2} = 7~18V、DOPM = スタンバイ、CWUE=1、CAN スタンバイモード、LINWUE=1、LIN スタンバイモード、LIN2 デバイスはサイレントモード、V _{LIN} > V _{VS} - 0.5V、V _{LIN2} > V _{VS2} - 0.5V、ウォッチドッグは有効、ウォッチドッグトリガ用に SPI 通信を使用、VCC_SENSOR は無効	VS/VS2	I _{VS_STB_SiP}	-	-	144	μA	A
0.58	VS 電源電流	ATA6585/6: V _{VS} = 7~18V、DOPM = スリープ、CWUE=1、CAN バイアスありスタンバイモード、ATA6586 において LINWUE=0、LIN スタンバイモード、ウォッチドッグは無効、CPNE=1、NCFOK=1、CAN バスはアクティブ、VCC_SENSOR は無効	VS	I _{VS_PN_ACT_SLP}	-	-	500	μA	A
0.59	VS 電源電流	ATA6585/6: V _{VS} = 7~18V、DOPM = スタンバイ、CWUE=1、CAN バイアスありスタンバイモード、ATA6586 において LINWUE=0、LIN スタンバイモード、ウォッチドッグは無効、CPNE=1、PNCFOK=1、CAN バスはアクティブ、VCC_SENSOR は無効	VS	I _{VS_PN_ACT_STB}	-	-	550	μA	A
0.60	VS 電源電流	ATA6580/1/5/6: V _{VS} = 7~18V、DOPM = ノーマル、CWUE=1、CAN ノーマルモード、TXD=High、ATA6586 においてパースシャル ネットワーキングは無効、ATA6581/6 において LINWUE=0、LIN スタンバイモード、TXD_LIN=High、VCC_SENSOR は無効	VS	I _{VS_NORM_CAN_REC}	-	-	5	mA	A
0.61	VS 電源電流	ATA6580/1/5/6: V _{VS} = 7~18V、DOPM = ノーマル、CWUE=1、CAN ノーマルモード、TXD=Low、ATA6586 においてパースシャル ネットワーキングは無効、ATA6581/6 において LINWUE=0、LIN スタンバイモード、TXD_LIN=High、VCC_SENSOR は無効	VS	I _{VS_NORM_CAN_DOM}	25	55	75	mA	A
0.612	VS 電源 CAN ドミナント短絡電流	V _{TXD} = 0V、CANH と CANL の間で短絡	VS	I _{CAN_short}	-	-	80	mA	B

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
0.62	VS 電源電流	ATA6581/6: V _{VS} = 7~18V、DOPM = ノーマル、CWUE=1、CANスタンバイモード、TXD=High、ATA6586においてパーシャルネットワーキングは無効、LINノーマルモード、TXD_LIN=Low、LINWUE=0、VCC_SENSORは無効	VS	I _{VS_NORM_LIN_REC}	-	300	400	μA	A
0.63	VS 電源電流	ATA6581/6: V _{VS} = 7~18V、DOPM = ノーマル、CWUE=1、CANスタンバイモード、TXD=High、ATA6586においてパーシャルネットワーキングは無効、LINノーマルモード、TXD_LIN=High、LINWUE=0、VCC_SENSORは無効	VS	I _{VS_NORM_LIN_DOM}	-	800	1400	μA	A
VCC									
1.10	出力電圧	V _{VS} > 5.8V I _{VCC} = 0~-150mA	VCC	V _{VCCnom}	4.9	-	5.1	V	A
1.101	負荷ステップ応答	V _{VS} > 5.8V C _{VCC} = 2.2μF (MLC コンデンサ)、 I _{VCC} = 0~-150mA I _{VCC} = -150~0mA	VCC	V _{VCC_LoadStep}	-2	-	+2	%	C
1.20	VS 低電圧時の出力電圧	4V < V _{VS} < 5.75V (I _{VCC} = 0~-150mA)	VCC	V _{VCClow}	V _{VS} -V _{Dx}	-	5.1	V	A
1.30	レギュレータ ドロップアウト電圧	V _{VS} > 4V、 I _{VCC} = -20mA	VCC	V _{D1}	-	-	100	mV	A
1.31		V _{VS} > 4V、 I _{VCC} = -50mA	VCC	V _{D2}	-	-	250	mV	A
1.32		V _{VS} > 4V、 I _{VCC} = -150mA	VCC	V _{D3}	-	-	750	mV	A
1.33		2V < V _{VS} < 3V、I _{VCC} = -2mA	VCC	V _{D4}	-	-	100	mV	A
1.34		2V < V _{VS} < 3V、I _{VCC} = -200μA	VCC	V _{D5}	-	-	10	mV	A
1.40	ライン レギュレーション(max)	5.75V < V _{VS} < 28V、 I _{VCC} = 20mA	VCC	V _{VCCline}	-	-	0.2	%	A
1.50	ロード レギュレーション(max)	V _{VS} = 12V -5mA > I _{VCC} > -150mA	VCC	V _{VCCload}	-	-	0.7	%	C
1.51	ロード レギュレーション(max)	V _{VS} = 12V -5mA > I _{VCC} > -150mA T=125°C	VCC	V _{VCCload}	-	-	0.6	%	C
1.60	出力電流制限	V _{VS} = 5.75V	VCC	I _{VCClim}	-360	-230	-160	mA	A
1.70	負荷容量	MLC コンデンサ	VCC	C _{load}	1.87	2.2	-	μF	D
1.80	立ち上がり時間	V _{VS} > 5.75V、VCCレギュレータ On から V _{VCC} が 4.3V に達するまでの時間、C _{VCC} = 2.2μF、R _{load} = 1kΩ @VCC	VCC	t _{VCC_startup}	-	-	0.5	ms	B
1.90	VCC TRX 低電圧検出しきい値	V _{VCC} 立ち下がり	VCC	V _{VCC_UV_TRX_Set}	4.5	-	4.7	V	A
1.100	VCC TRX 低電圧解除しきい値	V _{VCC} 立ち上がり	VCC	V _{VCC_UV_TRX_Clear}	4.6	-	4.8	V	A
1.110	VCC TRX 低電圧ヒステリシス	-	VCC	-	0.08	0.1	0.12	V	C

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
1.120	VCC IO 低電圧検出しきい値	V _{VCC} 立ち下がり (ATA6580/1/5/6) V _{VCC_μC} 立ち下がり (ATA6582/3/7/8)	VCC VCC_μC	V _{VCC_UV_IO_Set}	2.4	-	2.7	V	A
1.130	VCC IO 低電圧解除しきい値	V _{VCC} 立ち上がり (ATA6580/1/5/6) V _{VCC_μC} 立ち上がり (ATA6582/3/7/8)	VCC VCC_μC	V _{VCC_UV_IO_Clear}	2.5	-	2.8	V	A
1.140	VCC IO 低電圧ヒステリシス	-	VCC VCC_μC	-	0.08	0.1	0.12	V	C
1.150	VCC_μC リセット低電圧 検出しきい値	V _{VCC_μC} 立ち下がり (ATA6582/7)	VCC_μC	V _{VCC_μC_UV_RST_Set}	4.5	-	4.7	V	A
1.160	VCC_μC リセット低電圧 解除しきい値	V _{VCC_μC} 立ち上がり (ATA6582/7)	VCC_μC	V _{VCC_μC_UV_RST_Clear}	4.6	-	4.8	V	A
1.170	VCC_μC リセット低電圧 ヒステリシス	(ATA6582/7)	VCC_μC	-	0.08	0.1	0.12	V	C
1.180	VCC 過電圧検出しきい値	V _{VCC} 立ち上がり	VCC	V _{VCC_OV_Set}	5.25	-	5.5	V	A
1.190	VCC 過電圧解除しきい値	V _{VCC} 立ち下がり	VCC	V _{VCC_OV_Clear}	5.20	-	5.45	V	A
1.200	VCC 過電圧ヒステリシス	VCC_UV_RST_hys	VCC	-	0.03	0.05	0.07	V	C
VCC_SENSOR									
2.10	出力電圧	I _{VCC_SENSOR} = -30~0 mA、 V _{VS} ≥ 6.5V (5V 設定)	VCC_SE NSOR	V _{VCC_SENSOR}	4.9	5	5.1	V	A
2.11		I _{VCC_SENSOR} = -30~0 mA、 V _{VS} ≥ 4.8V (3.3V 設定)	VCC_SE NSOR	V _{VCC_SENSOR}	3.234	3.3	3.366	V	A
2.20	レギュレータ ドロップアウト電圧	4V < V _{VS} < 6.5V (5V 設定) 4V < V _{VS} < 4.8V (3.3V 設定) I _{load} = 30mA	VCC_SE NSOR	V _D	-	-	1.5	V	A
2.21	レギュレータ ドロップアウト電圧	3V < V _{VS} < 4V (5V 設定) 3 < V _{VS} < 4V (3.3V 設定) I _{load} = 30mA	VCC_SE NSOR	V _D	-	-	1.5	V	C
2.30	VCC_SENSOR 低電圧 検出しきい値	5V 設定	VCC_SE NSOR	V _{VCC_SENSOR_UV_Set}	4.5	-	4.7	V	A
2.40	VCC_SENSOR 低電圧 解除しきい値	5V 設定	VCC_SE NSOR	V _{VCC_SENSOR_UV_Clear}	4.6	-	4.8	V	A
2.50	VCC_SENSOR 低電圧/過電圧 検出ヒステリシス	5V/3.3V 設定	VCC_SE NSOR	V _{VCC_SENSOR_UV_HYS}	0.08	0.1	0.12	V	C
2.60	短絡時出力電流制限	5V/3.3V 設定	VCC_SE NSOR	I _{VCC_SENSOR_Lim}	-120	-75	-30	mA	A
2.70	VCC_SENSOR 過電圧検出しきい値	5V 設定	VCC_SE NSOR	I _{VCCSENS_OV_Set}	6.5	-	7	V	A
2.80	VCC_SENSOR 低電圧 検出しきい値	3.3V 設定	VCC_SE NSOR	V _{VCCSENS_UV_Set_33}	2.7	-	2.8	V	A
2.90	VCC_SENSOR 低電圧 解除しきい値	3.3V 設定	VCC_SE NSOR	V _{VCCSENS_UV_Clear_33}	2.8	-	2.9	V	A
2.100	VCC_SENSOR 過電圧検出しきい値	3.3V 設定	VCC_SE NSOR	V _{VCCSENS_OV_33_Set}	4.3	-	4.6	V	A
2.110	ライン レギュレーション(max)	6.5 V < V _{VS} < 28V (5V 設定) 4.8 V < V _{VS} < 28V (3.3V 設定) I _{VCC} = 30mA	VCC_SE NSOR	V _{VCC_SENSOR_line}	-	-	0.2	%	A

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
2.120	ロードレギュレーション(max)	$V_{VS} = 12V$ $-1mA < I_{VCC} < -30mA$	VCC_SE NSOR	$V_{VCC_SENSOR_load}$	-	-	0.5	%	C
2.170	負荷容量	MLCコンデンサ	VCC_SE NSOR	C_{VCC_SENSOR}	1.87	2.2	-	μF	D
2.180	立ち上がり時間	$V_{VS} > 6.5V$ 、レギュレータ On から V_{VCC_SENSOR} が $V_{VCCSENS_UV_Clear} (5V)$ または $V_{VCCSENS_UV_Clear_33} (3.3V)$ の 90% に達するまでの時間、 $C_{VCC_SENSOR} = 2.2\mu F$ 、 $R_{load} = 1k\Omega @ V_{VCC_SENSOR}$	VCC_SE NSOR	$t_{VCC_SENSOR_startup}$	-	-	0.5	ms	B
SDI, SCK, NCS, TXD, TXD_LIN, RXD									
3.10	High レベル入力電圧	-	SDI SCK NCS TXD TXD_LIN	V_{SDI_H} , V_{SCK_H} , V_{NCS_H} , V_{TXD_H} , $V_{TXD_LIN_H}$	$0.7 \times$ $V_{VCC}/$ $V_{VCC_u\mu C}$	-	$V_{VCC}/$ $V_{VCC_u\mu C}$ $+ 0.3$	V	A
3.20	Low レベル入力電圧	-	SDI SCK NCS TXD TXD_LIN	V_{SDI_H} , V_{SCK_H} , V_{NCS_H} , V_{TXD_H} , $V_{TXD_LIN_H}$	-0.3	-	$V_{VCC}/$ $V_{VCC_u\mu C}$ $\times 0.3$	V	A
3.30	入力電流	-	SDI	I_{L_SDI}	-5	-	+5	μA	A
3.40	NCS/TXD/TXD_LIN ピン プルアップ抵抗	-	NCS	R_{PU_NCS}	40	60	80	k Ω	A
3.50	SCK ピン プルダウン抵抗	-	SCK	R_{PD_SCK}	40	60	80	k Ω	A
SDO, RXD, RXD_LIN									
4.10	High レベル出力電圧	$I = -4 mA$	SDO, RXD, RXD_LIN	V_{SDO_H} , V_{RXD_H}	$V_{VCC}/$ $V_{VCC_u\mu C}$ $- 0.4$	-	$V_{VCC}/$ $V_{VCC_u\mu C}$	V	A
4.20	Low レベル出力電圧	$I = 4 mA$	SDO, RXD, RXD_LIN	V_{SDO_L} , V_{RXD_L}	-	-	0.4	V	A
4.40	Off 状態リーク電流	-	SDO	I_{leak_SDO}	-5	-	+5	μA	A
WAKE									
6.10	High レベル入力電流	$V_{WAKE} = 4.2V$, $V_{VS} \geq 5.2V$	WAKE	I_{WAKE_H}	-10	-5	-1	μA	A
6.20	Low レベル入力電流	$V_{WAKE} = 2.3V$	WAKE	I_{WAKE_L}	1	5	10	μA	A
6.30	WAKE しきい値電圧	WAKE 立ち上がり、 $V_{VS} \geq 4.2V$	WAKE	$V_{WAKE_TH_R}$	2.8	-	4.1	V	A
6.31		WAKE 立ち下がり、 $V_{VS} \geq 4.2V$	WAKE	$V_{WAKE_TH_F}$	2.4	-	3.75	V	A
6.40	入力ヒステリシス電圧	-	WAKE	V_{WAKE_hys}	0.2	-	0.6	V	C
WAKE2									
6.50	WAKE2 しきい値電圧	WAKE2 立ち上がり、 $V_{VS} \geq 4.2V$	WAKE2	$V_{WAKE2_TH_R}$	2.8	-	4.1	V	A
6.51		WAKE2 立ち下がり、 $V_{VS} \geq 4.2V$ 復帰信号初期化	WAKE2	$V_{WAKE2_TH_F}$	2.4	-	3.75	V	A
6.60	入力ヒステリシス電圧	-	WAKE2	V_{WAKE2_hys}	0.2	-	0.6	V	C
6.70	High レベル リーク電流	$V_{VS} = 28V$, $V_{WAKE2} = 28V$	WAKE2	I_{WAKE2}	-	900	-	nA	C
6.80	WAKE2 プルアップ	$V_{VS} < 28V$, $V_{WAKE2} = 0V$	WAKE2	I_{WAKE2_pu}	-30	-10	-	μA	A
LH オープンドレイン出力入カピン									
7.10	出力ドレイン-ソース間 ON 抵抗	$V_{VS} \geq 4.2V$, $T_j = 170^\circ C$ 、 $I_{LH} = 4mA$	LH	$R_{DSon,HS}$	-	-	50	Ω	A
7.20	リーク電流	$V_{LH} < 40V$	LH	$I_{leak,LH}$	-	-	2	μA	A
NRES オープンドレイン出力入カピン									

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
8.10	Low レベル出力電圧	INRES = 2 mA	NRES	V _{NRESL}	-	0.2	0.4	V	A
8.20	低電圧リセット時間	C _{NRES} = 20pF	NRES	t _{reset}	レジスタ WDCR2 の設定に従う			ms	B
8.30	ダイオードと直列のプルアップ抵抗	-	NRES	R _{Pu}	6.5	10	13.5	kΩ	A
8.40	High レベル入力電圧	-	NRES	V _{NRES_H}	0.7×V _{VCC}	-	-	V	A
8.50	Low レベル入力電圧	-	NRES	V _{NRES_L}	-	-	0.3×V _{VCC}	V	A
8.60	リセット検出デバウンス時間	-	NRES	t _{nres_input}	60	-	80	μs	B
CANH、CANL (R_L の定義と試験回路は図 6-4 参照)									
9.10	シングルエンド ドミナント出力電圧	R _L = 50~65Ω	CANH	V _{CANH}	2.75	3.5	4.5	V	A
9.11			CANL	V _{CANL}	0.5	1.5	2.25	V	A
9.20	トランスミッタ ドミナント電圧対称性	V _{dom(TX)sym} = V _{VCC} - (V _{CANH} + V _{CANL})	-	V _{dom(TX)sym}	-400	-	+400	mV	D
9.30	トランスミッタ電圧対称性	V _{Sym} = (V _{CANH} + V _{CANL}) / V _{VCC} R _L = 60Ω / tol. <1%, C _{split} = 4.7 nF f _{TXD} = 1 MHz、オシロスコープ 入カインピーダンス: ≤ 20pF / ≥ 1 MΩ	-	V _{Sym}	0.9	1.0	1.1	-	C
9.40	バス差動出力電圧	CAN ノーマルモード、 V _{TXD} = 0V、t < t _{to(dom)} 、R _L = 50Ω ~ 65Ω、 V _{VCC} = 4.7~5.5V	-	V _{Diff}	1.5	-	3	V	B
9.41		CAN ノーマルモード、 V _{TXD} = 0V、t < t _{to(dom)} 、R _L = 45~70Ω、V _{VCC} = 4.7~5.5V	-	V _{Diff}	1.4	-	3.2	V	B
9.42		CAN ノーマルモード、 V _{TXD} = 0V、t < t _{to(dom)} 、R _L = 2240Ω、V _{VCC} = 4.7~5.5V	-	V _{Diff}	1.5	-	5	V	B
9.50	リセッパ出力電圧	CANH/CANL でのシングルエンド出力電圧、CAN ノーマルモード、V _{VCC} > 4.3V、 V _{TXD} = V _{VCC} 、無負荷	CANH CANL	V _{CANH} 、V _{CANL}	2	0.5 × V _{VCC}	3	V	A
9.51		CANH/CANL でのシングルエンド出力電圧、CAN スタンバイモード、V _{TXD} = V _{VCC} 、無負荷	CANH CANL	V _{CANH} 、V _{CANL}	-0.1	-	+0.1	V	A
9.52		CANH/CANL でのシングルエンド出力電圧、CAN バイアスありスタンバイ/CAN サイレントモード、V _{TXD} = V _{VCC} 、無負荷	CANH CANL	V _{CANH} 、V _{CANL}	2	2.5	3	V	A
9.53		差動出力電圧(バス バイアシング有効)、無負荷	-	V _{Diff}	-50	-	+50	mV	A
9.54		差動出力電圧(バス バイアシング無効)、無負荷	-	V _{Diff}	-50	-	+50	mV	A
9.60		差動レシーバしきい値電圧	CAN ノーマル/CAN サイレントモード、 V _{CANL} = V _{CANH} = -12~+12V	-	V _{Diff_rx_th}	0.5	0.7	0.9	V
9.61	CAN スタンバイモード、 V _{CANL} = V _{CANH} = -12~+12V		-	V _{Diff_rx_th}	0.4	0.7	1.15	V	A
9.70	差動レシーバ ヒステリシス電圧	CAN ノーマル/CAN サイレントモード、 V _{CANL} = V _{CANH} = -12~+12V	-	V _{Hys_rx}	50	120	200	mV	C

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
9.80	リーク電流	$V_{VS} = V_{VCC} = 47\text{ k}\Omega$ で GND へ接続、 $V_{CANH} = V_{CANL} = 5\text{V}$	CANH、CANL	$I_{\text{leak_in}}(ICAN_H, ICAN_L)$	-5	-	+5	μA	D
9.81		$V_{VS} = V_{VCC} = 0\text{V}$ 、 $V_{CANH} = V_{CANL} = 5\text{V}$	-	$I_{\text{leak_in}}(ICAN_H, ICAN_L)$	-5	-	+5	μA	A
9.90	ドライバ最大出力電流	CAN ノーマルモード、CAN ドミナント、 $V_{TXD} = 0$ 、 $t < t_{\text{to}(\text{dom})}$ 、 $V_{VCC} = 5\text{V}$ 、 $V_{CANH} = -5\text{V}$	CANH	$I_{\text{CANH_max}}$	-75	-	-33	mA	A
9.91		CAN ノーマルモード、CAN ドミナント、 $V_{TXD} = 0$ 、 $t < t_{\text{to}(\text{dom})}$ 、 $V_{VCC} = 5\text{V}$ 、 $V_{CANL} = +18\text{V}$	CANL	$I_{\text{CANL_max}}$	33	-	75	mA	A
9.92		CAN ノーマルモード、CAN ドミナント、 $V_{TXD} = 0$ 、 $t < t_{\text{to}(\text{dom})}$ 、 $V_{VCC} = 5\text{V}$ 、 $V_{CANL} = +27\text{V}$	CANL	$I_{\text{CANL_max}}$	33	-	75	mA	D
9.100	CAN ドミナント電流	$V_{TXD} = 0\text{V}$	CANH、CANL	$I_{\text{CAN_dom}}$	-	-	80	mA	A
9.120	シングルエンド入力抵抗	$-2\text{V} \leq V_{CANH} \leq 7\text{V}$ $-2\text{V} \leq V_{CANL} \leq 7\text{V}$	CANH、CANL	R_{CANH} 、 R_{CANL}	9	15	28	$\text{k}\Omega$	D
9.131	CANH と CANL の内部抵抗マッチング	V_{CANH} 、 V_{CANL} : 5V $mR = 2 \times (R_{\text{CANH}} - R_{\text{CANL}}) / (R_{\text{CANH}} + R_{\text{CANL}})$	-	mR	-0.01	-	+0.01	-	A
		$-2\text{V} \leq V_{CANH} \leq 7\text{V}$ $-2\text{V} \leq V_{CANL} \leq 7\text{V}$ $mR = 2 \times (R_{\text{CANH}} - R_{\text{CANL}}) / (R_{\text{CANH}} + R_{\text{CANL}})$	-	mR	-0.01	-	+0.01	-	D
9.140	差動内部抵抗	$V_{CANH} = V_{CANL} = 5\text{V}$	-	R_{Diff}	18	30	56	$\text{k}\Omega$	A
		$-2\text{V} \leq V_{CANH} \leq 7\text{V}$ 、 $2\text{V} \leq V_{CANL} \leq 7\text{V}$	-	R_{Diff}	18	30	56	$\text{k}\Omega$	D
9.150	コモンモード入力容量	$f = 500\text{ kHz}$ 、CANH と CANL、GND 基準	-	$C_{\text{i}(\text{cm})}$	-	-	20	pF	D
9.160	差動入力容量	$f = 500\text{ kHz}$ 、CANH と CANL の間	-	C_{Diff}	-	-	10	pF	D
9.170	リセッパ状態検出の差動バス電圧レンジ	バスバイアシング有効 バスバイアシング無効 $-12\text{V} \leq V_{\text{CANH}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CANL}} \leq +12\text{V}$	-	$V_{\text{Diff_rec_a}}$ $V_{\text{Diff_rec_i}}$	-3.0 -3.0	-	+0.5 +0.4	V V	D D
9.180	ドミナント状態検出の差動バス電圧レンジ	バスバイアシング有効 バスバイアシング無効 $-12\text{V} \leq V_{\text{CAN_H}} \leq +12\text{V}$ $-12\text{V} \leq V_{\text{CAN_L}} \leq +12\text{V}$	-	$V_{\text{DIFF_dom_a}}$ $V_{\text{DIFF_dom_i}}$	0.9 1.15	-	8.0 8.0	V V	D D
LIN バスドライバ: バス負荷条件: $5\text{V} < V_{\text{S}} < 18\text{V}$ 、Load 1 (小負荷): $1\text{nF}/1\text{k}\Omega$ 、Load 2 (大負荷): $10\text{nF}/500\Omega/\text{CRXD} = 20\text{pF}$ 、Load 3 (中負荷): $6.8\text{nF}/660\Omega$ 、抜き取り検査による特性化 (適正タイミングパラメータは表内の No.11.280~11.290 (20kb/s)と No. 11.300~11.310 (10.4kb/s)で指定)									
10.10	ドライバリセッパ出力電圧	Load1/Load2	LIN	V_{BUSrec}	$0.9 \times V_{\text{VS}}$	-	V_{VS}	V	A

.....続き

No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
10.20	ドライバドミナント電圧	$V_{VS} = 7V$ $R_{load} = 500\Omega$	LIN	V_{LoSUP}	-	-	1.2	V	A
10.21		$V_{VS} = 18V$ $R_{load} = 500\Omega$	LIN	V_{HiSUP}	-	-	2	V	A
10.22		$V_{VS} = 7V$ $R_{load} = 1000\Omega$	LIN	V_{LoSUP_1k}	0.6	-	-	V	A
10.23		$V_{VS} = 18V$ $R_{load} = 1000\Omega$	LIN	V_{HiSUP_1k}	0.8	-	-	V	A
10.30	VS へのプルアップ抵抗	VS への直列ダイオードを併用	LIN	R_{LIN}	20	30	47	k Ω	A
10.40	直列ダイオードでの電圧降下	抵抗が R_{LIN} のプルアップ経路において、 $I_{SerDiode} = 10mA$	LIN	$V_{SerDiode}$	0.4	-	1.0	V	D
10.50	LIN 電流制限 $V_{LIN} = V_{VS_max}$	抵抗が R_{LIN} のプルアップ経路において、 $I_{SerDiode} = 10mA$	LIN	I_{BUS_LIM}	40	120	200	mA	A
10.60	レシーバにおける入力リーク電流 (指定のプルアップ抵抗を含む)	入力リーク電流 $V_{LIN} = 0V$	LIN	$I_{BUS_PAS_dom}$	-1	-0.35	-	mA	A
10.70	リーク電流: LIN リセッパ	ドライバ Off $8V < V_{VS} < 18V$ $8V < V_{LIN} < 18V$	LIN	$I_{BUS_PAS_rec}$	-	-	20	μA	A
10.80	リーク電流: 制御ユニットをグラウンドから切断 ローカルグラウンドの喪失が他のネットワーク内の通信に影響を及ぼさない必要がある	$GND_{Device} = V_{VS} = 12V$ $0V < V_{LIN} < 18V$	LIN	$I_{BUS_NO_gnd}$	-10	+0.5	+10	μA	A
10.90	バッテリー切断時のリーク電流 ノードはこの条件で流れる電流に耐える必要がある バスはこの条件で動作を維持できる必要がある	VS は GND に接続 $0V < V_{LIN} < 18V$	LIN	$I_{BUS_NO_bat}$	-	0.1	2	μA	A
10.100	LIN ピンの静電容量(GND に対して)	-	LIN	C_{LIN}	-	-	20	pF	D
10.110	レシーバしきい値の中央値	$V_{BUS_CNT} = (V_{th_dom} + V_{th_rec})/2$	LIN	V_{BUS_CNT}	$0.475 \times V_{VS}$	$0.5 \times V_{VS}$	$0.525 \times V_{VS}$	V	A
10.120	レシーバドミナント状態	-	LIN	V_{BUSdom}	-27	-	$0.4 \times V_{VS}$	V	A
10.130	レシーバリセッパ状態	-	LIN	V_{BUSrec}	$0.6 \times V_{VS}$	-	40	V	A
10.140	レシーバ入力ヒステリシス	$V_{hys} = V_{th_rec} - V_{th_dom}$	LIN	V_{BUShys}	$0.028 \times V_{VS}$	$0.1 \times V_{VS}$	$0.175 \times V_{VS}$	V	A
10.150	事前復帰検出 LIN High レベル入力電圧	-	LIN	V_{LINH}	$V_{VS} - 2$	-	$V_{VS} + 0.3$	V	A
10.160	事前復帰検出 LIN Low レベル入力電圧	LIN レシーバはアクティブ	LIN	V_{LINL}	-27	-	$V_{VS} - 3.4$	V	A
タイミング: ピン CANH、CANL、LIN、LH、TXD、TXD_LIN、RXD、RXD_LIN (タイミングパラメータの定義は図 5-1 と図 5-2 参照、試験回路は図 6-4 参照)									
11.10	TXD 遷移からバスドミナントまでの遅延時間	$R_L = 60\Omega$ 、 $C_2 = 100\text{ pF}$ (R と C の許容差は $\pm 1\%$ 以下)	CANH CANL TXD	t_{TXDBUS_dom}	-	65	-	ns	C
11.20	TXD 遷移からバスリセッパまでの遅延時間	$R_L = 60\Omega$ 、 $C_2 = 100\text{ pF}$ (R と C の許容差は $\pm 1\%$ 以下)	CANH CANL TXD	t_{TXDBUS_rec}	-	90	-	ns	C
11.30	バスドミナントから RXD 遷移までの遅延時間	$R_L = 60\Omega$ 、 $C_2 = 100\text{ pF}$ (R と C の許容差は $\pm 1\%$ 以下)	CANH CANL RXD	t_{BUSRXD_dom}	-	60	-	ns	C

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ
11.40	バスリセッブから RXD 遷移までの遅延時間	$R_L = 60\Omega$, $C_2 = 100\text{ pF}$ (R と C の許容差は $\pm 1\%$ 以下)	CANH CANL RXD	$t_{\text{BUSRXD_rec}}$	-	65	-	ns	C
11.50	TXD から RXD への伝播遅延 (TXD 入力信号の立ち上がり/立ち下がりが時間(10%-90%)は 10 ns 未満である必要がある) (TXD 入力の信号エッジから RXD 出力で同極性の信号エッジが発生するまでの時間、両信号エッジの最大遅延を考慮)	$R_L = 60\Omega$, $C_2 = 100\text{ pF}$, $CR_{XD} = 15\text{ pF}$ (R と C の許容差は $\pm 1\%$ 以下)	TXD RXD	t_{Loop}	40	-	190	ns	A
11.51		$R_L = 150\Omega$, $C_2 = 100\text{ pF}$, $CR_{XD} = 15\text{ pF}$, $f_{\text{TXD}} = 250\text{ kHz}$ (R と C の許容差は $\pm 1\%$ 以下)	TXD RXD	t_{Loop}	-	-	300	ns	C
11.60	RXD ピンの受信リセッブビット時間	$t_{\text{B_TXD}} = 500\text{ ns}$, $R_L = 60\Omega$, $C_2 = 100\text{ pF}$, $CR_{XD} = 15\text{ pF}$	RXD	$t_{\text{Bit(RXD)}}$	400	-	550	ns	C
11.61		$t_{\text{B_TXD}} = 200\text{ ns}$, $R_L = 60\Omega$, $C_2 = 100\text{ pF}$, $CR_{XD} = 15\text{ pF}$	RXD	$t_{\text{Bit(RXD)}}$	120	-	220	ns	A
11.70	レシーバ タイミング対称性	$\Delta t_{\text{Rec}} = t_{\text{Bit(RXD)}} -$ $t_{\text{Bit(Bus)}} t_{\text{B_TXD}} = 500\text{ ns}$ ($t_{\text{Bit(Bus)}}$ は 11.100 参照)	-	Δt_{Rec}	-65	-	+40	ns	C
11.71		$\Delta t_{\text{Rec}} = t_{\text{Bit(RXD)}} -$ $t_{\text{Bit(Bus)}} t_{\text{B_TXD}} = 200\text{ ns}$ ($t_{\text{Bit(Bus)}}$ は 11.110 参照)	-	Δt_{Rec}	-45	-	+15	ns	A
11.80	TXD ドミナント タイムアウト時間	$V_{\text{TXD}} = 0\text{V}$, ノーマルモード	TXD	$t_{\text{to(dom)}}$	2.7	-	3.3	ms	B
11.90	バスドミナント タイムアウト時間	$V_{\text{CANH-CANL}} > 0.9\text{ V}$	-	$t_{\text{BUS_dom}}$	2.7	-	3.3	ms	B
11.100	バス上の送信リセッブビット幅	$t_{\text{B_TXD}} = 500\text{ ns}$ $R_L = 60\Omega$, $C_2 = 100\text{ pF}$, $CR_{XD} = 15\text{ pF}$	-	$t_{\text{Bit(Bus)}}$	435	-	530	ns	C
11.110		$t_{\text{B_TXD}} = 200\text{ ns}$ $R_L = 60\Omega$, $C_2 = 100\text{ pF}$, $CR_{XD} = 15\text{ pF}$	-	$t_{\text{Bit(Bus)}}$	155	-	210	ns	A
11.120	標準リモート復帰パターン(WUP)に対する CAN アクティビティ フィルタ時間	CANH/CANL ピン上の復帰信号の最初のドミナントパルス(最初のリセッブ後)と次のドミナントパルスの間に必要な最小時間、CAN TRX は CAN スタンバイモード	CANH CANL	t_{Filter}	0.5	-	1.8	μs	A
11.130	バスアクティブからバイアス On までの遅延時間	$R_L = 60\Omega$, $C_1 = 4.7\text{ nF}$, $C_2 = 0\text{ pF}$ (実装せず), $CR_{XD} = 0\text{ pF}$ (実装せず)	CANH CANL	t_{Bias}	-	-	200	μs	C
11.140	バス非アクティブ タイムアウト	バスリセッブ時間の計測を全ての CAN モードで開始、 $R_L = 120\Omega$	CANH CANL	t_{Silence}	0.95	-	1.17	s	B
11.150	CAN 起動時間	CAN TRX を CAN ノーマルモードへ切り換え時	CANH CANL	$t_{\text{TRX_startup}}$	-	-	220	μs	A
11.160	イベント キャプチャ遅延時間	CAN スタンバイモード	RXD	$t_{\text{d_evt_cap}}$	0.9	-	1.1	ms	B
11.170	低電圧検出フィルタ時間	-	VCC	$t_{\text{UV_VCC_TRX_debounce}}$ 、 $t_{\text{UV2Filter}}$	6	-	54	μs	A
11.180	VCC インターフェイス低電圧検出デバウンス時間	-	VCC	$t_{\text{UV_VCC_IO_debounce}}$	6	-	54	μs	A
11.181	VCC 低電圧検出デバウンス時間	-	VCC	$t_{\text{UV_VCC_debounce}}$	6	-	54	μs	A
11.190	電源 On 後起動時間	V_{VS} が電源 On 検出しきい値 $V_{\text{VS_PWRON}}$ を超えてから $V_{\text{VCC}} > V_{\text{VCC_UV_TRX_Clear}}$ までの時間	VS	t_{startup}	-	-	1	ms	A

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
11.200	標準リモート復帰 タイムアウト時間	最初と次のドミナントパルスの 間の最大時間、 CANスタンバイモード	-	t_{Wake}	900	-	1200	μs	B
11.210	リセッパ クランピング状態 検出デバウンス時間	$V_{(CANH-CANL)} > 900 \text{ mV}$ 、 RXD = high	RXD	$t_{RXD_rec_clmp}$	60	90	175	ns	D
11.211	RXD リセッパ クランピング検 出から送信無効化までの応答時間	-	RXD CANH CANL	$t_{RXD_rec_clmp2}$	-	-	8	μs	D
11.220	ローカル復帰時間	-	WAKE	t_{local_wu}	5	-	50	μs	A
11.221	ローカル復帰時間 WAKE2	-	WAKE2	t_{local_wu2}	-	-	300	μs	D
11.230	トランスミッタ レジューム時間	TXD ドミナント タイムアウト イベント検出後に TXD High 遷 移から TX が動作するまでの時 間	-	$t_{TX_resume_TXDOUT}$	6	-	-	μs	D
11.240	バスリセッパ クランピング 検出時間	TXD Low 遷移後のバスリセッ パ クランピング検出時間	-	$t_{bus_rec_clamp}$	1	-	-	μs	D
11.250	VCC_SENSOR 低電圧検出 デバウンス時間	-	VCC_SE NSOR	$t_{UV_VCCSENS_deb}$	6	-	54	μs	A
11.260	復帰用ドミナント時間	$V_{LIN} = 0V$	LIN	t_{bus}	50	100	150	μs	A
11.270	TXD_LIN ドミナント タイムアウト時間	$V_{TXD} = 0V$	TXD_LIN	$t_{to(dom)_LIN}$	20	40	60	ms	A
11.280	デューティサイクル 1	$TH_{Rec(max)} = 0.744 \times V_{VS}$ $TH_{Dom(max)} = 0.581 \times V_{VS}$ $V_{VS} = 7.0 \sim 18V$ $t_{bit} = 50 \mu s$ $D1 = t_{bus_rec(min)} / (2 \times t_{bit})$	LIN	D1	0.396	-	-	-	A
11.290	デューティサイクル 2	$TH_{Rec(min)} = 0.422 \times V_{VS}$ $TH_{Dom(min)} = 0.284 \times V_{VS}$ $V_{VS} = 7.6 \sim 18V$ $t_{bit} = 50 \mu s$ $D2 = t_{bus_rec(max)} / (2 \times t_{bit})$	LIN	D2	-	-	0.581	-	A
11.300	デューティサイクル 3	$TH_{Rec(max)} = 0.778 \times V_{VS}$ $TH_{Dom(max)} = 0.616 \times V_{VS}$ $V_{VS} = 7.0 \sim 18V$ $t_{bit} = 96 \mu s$ $D1 = t_{bus_rec(min)} / (2 \times t_{bit})$	LIN	D3	0.417	-	-	-	A
11.310	デューティサイクル 4	$TH_{Rec(min)} = 0.389 \times V_{VS}$ $TH_{Dom(min)} = 0.251 \times V_{VS}$ $V_{VS} = 7.6 \sim 18V$ $t_{bit} = 96 \mu s$ $D1 = t_{bus_rec(max)} / (2 \times t_{bit})$	LIN	D4	-	-	0.590	-	A
11.330	ドミナント タイムアウト検出後 の TXD 解放時間	-	TXD_LIN	t_{DTOrel}	10	-	20	μs	B
11.340	レシーバ伝播遅延	LIN 物理層 LIN レシーバのレシ ーバ電氣的 AC パラメータ、 RXD 負荷条件: $C_{RXD} = 20pF$ 、 $V_{VS} = 7. \sim 18V$ 、 $t_{rx_pd} = \max(trx_pdr, trx_pdf)$	RXD_LIN	t_{rx_pd}	-	-	6	μs	A

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ
11.350	レシーバ伝播遅延の対称性(立ち上がりエッジ - 立ち下がりエッジ)	LIN 物理層 LIN レシーバのレシーバ電氣的 AC パラメータ、RXD 負荷条件: $C_{RXD} = 20\text{pF}$ 、 $V_{VS} = 7.0 \sim 18\text{V}$ 、 $t_{rx_pd} = \max(t_{rx_pdr}, t_{rx_pdf})$ 、 $V_{VS} = 7.0 \sim 18\text{V}$ 、 $t_{rx_sym} = t_{rx_pdr} - t_{rx_pdf}$	RXD_LIN	t_{rx_sym}	-2	-	+2	μs	A
11.360	ウォッチドッグ 長く開いたウィンドウ	-	-	t_{LW}	560	-	700	ms	B
11.370	VCC_SENSOR 過電圧 検出デバウンス時間	-	VCC_SENSOR	$t_{OV_VCCSENS_deb}$	6	-	54	μs	A
11.380	VCC 過電圧デバウンス時間	-	VCC	$t_{OV_VCC_deb}$	6	-	54	μs	A
SPI タイミング									
12.10	クロックサイクル時間	ノーマル/スタンバイ/スリープ	SPI	t_{clk}	250	-	-	ns	D
12.20	SPI 有効化リードタイム	ノーマル/スタンバイ/スリープ	SPI	t_{EN_Lead}	50	-	-	ns	D
12.30	SPI 有効化遅延時間	ノーマル/スタンバイ/スリープ	SPI	t_{EN_Lag}	50	-	-	ns	D
12.40	クロック High 時間	ノーマル/スタンバイ/スリープ	SPI	t_{Clk_H}	125	-	-	ns	D
12.50	クロック Low 時間	ノーマル/スタンバイ/スリープ	SPI	t_{Clk_L}	125	-	-	ns	D
12.60	データ入力セットアップ時間	ノーマル/スタンバイ/スリープ	SPI	t_{Setup}	50	-	-	ns	D
12.70	データ入力ホールド時間	ノーマル/スタンバイ/スリープ	SPI	t_{Hold}	50	-	-	ns	D
12.80	データ出力有効時間	ノーマル/スタンバイ/スリープ	SPI	t_{Dout_v}	-	-	65	ns	D
12.90	チップセレクト High パルス幅	ノーマル/スタンバイ/スリープ、SDO ピン、 $C_L = 20\text{pF}$	SPI	t_{NCS_pw}	250	-	-	ns	D
過熱事前警告									
13.10	過熱保護事前警告しきい値 (グレード 1)	-	-	$T_{OT_Prew_1}$	120	-	145	$^{\circ}\text{C}$	B
13.20	過熱保護事前警告しきい値 (グレード 0)	-	-	$T_{OT_Prew_0}$	140	-	165	$^{\circ}\text{C}$	B
13.30	過熱保護事前警告ヒステリシス	-	-	T_{OT_hys}	-	15	-	$^{\circ}\text{C}$	C
VS2									
1.7	VS2 低電圧しきい値 (ノーマルモードからフェイルセーフモードへの切り換え)	電源電圧立ち下がり	VS2	$V_{VS2_th_N_F_down}$	3.9	4.3	4.7	V	A
		電源電圧立ち上がり	VS2	$V_{VS2_th_F_N_up}$	4.1	4.6	4.9	V	A
1.8	VS2 低電圧ヒステリシス	-	VS2	$V_{VS2_hys_F_N}$	0.1	0.25	0.4	V	A
1.9	VS2 動作しきい値 (電源 Off モードへの切り換え)	電源 Off モードへの切り換え	VS2	$V_{VS2_th_U_down}$	1.9	2.05	2.3	V	A
		フェイルセーフモードから電源 Off モードへの切り換え	VS2	$V_{VS2_th_U_up}$	2.0	2.25	2.5	V	A
1.10	VS2 低電圧ヒステリシス	-	VS2	$V_{VS2_hys_U}$	0.1	0.2	0.3	V	A
RXD_LIN2									
2.1	Low レベル出力シンク能力	ノーマルモード、 $V_{LIN2} = 0\text{V}$ 、 $I_{RXD_LIN2} = 2\text{mA}$	RXD_LIN2	$V_{RXD_LIN2_L}$	-	0.2	0.4	V	A
2.1	High レベル出力ソース能力	ノーマルモード、 $V_{LIN2} = V_{VS2}$ 、 $I_{RXD_LIN2} = 2\text{mA}$	RXD_LIN2	$V_{RXD_LIN2_H}$	$V_{CC_u\text{C}-0.4}$	$V_{CC_u\text{C}-0.2}$	-	V	A
TXD_LIN2									
3.1	Low レベル電圧入力	-	TXD_LIN2	$V_{TXD_LIN2_L}$	-0.3	-	+0.8	V	A
3.2	High レベル電圧入力	-	TXD_LIN2	$V_{TXD_LIN2_H}$	2	-	$V_{CC_u\text{C}+0.3}$	V	A

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ
3.3	ブルアップ抵抗	$V_{TXD_LIN2} = 0V$	TXD_LIN2	R _{TXD_LIN2}	40	70	100	kΩ	A
3.4	High レベルリーク電流	$V_{TXD_LIN2} = V_{VCC_μC}$	TXD_LIN2	I _{TXD_LIN2}	-3	-	+3	μA	A
3.7	LIN2 復帰要求時の Low レベル出力シンク電流	Fail-Safe モード、 $V_{LIN2} = V_{VS2}$ $V_{TXD_LIN2} = 0.4V$	TXD_LIN2	I _{TXD_LIN2}	2	2.5	8	mA	A
EN_LIN2									
4.1	Low レベル電圧入力	-	EN_LIN2	V _{EN_LIN2_L}	-0.3	-	+0.8	V	A
4.2	High レベル電圧入力	-	EN_LIN2	V _{EN_LIN2_H}	2	-		V	A
4.3	ブルダウン抵抗	$V_{EN_LIN2} = V_{VCC_μC}$	EN_LIN2	R _{EN_LIN2}	50	125	200	kΩ	A
4.4	Low レベル入力電流	$V_{EN_LIN2} = 0V$	EN_LIN2	I _{EN_LIN2}	-3	-	+3	μA	A
内部リセット NRES_int LIN2									
5.1	Low レベル電圧入力	$V_{VS_LIN2} = 5.5V$	-	t _{reset_int_LIN2}	2	4	6	ms	B
5.2	リセット デバウンス時間 (立ち下がりエッジ)	$V_{VS_LIN2} = 5.5V$	-	t _{res_f}	0.5	-	10	μs	D
VCC_μC (3.3V)									
8.1	出力電圧	$4V < V_{VS2} < 18V$ (0~50 mA)	VCC_μC	V _{VCC_μC_vnor}	3.234	-	3.366	V	A
		$4.5V < V_{VS2} < 18V$ (0~85 mA)	VCC_μC	V _{VCC_μC_vnor}	3.234	-	3.366	V	B
8.2	低 V _{VS2} 時の V _{VCC_μC} 出力電圧	$3V < V_{VS2} < 4V$	VCC_μC	V _{VCC_μC_low}	$V_{VS2} - V_D$	-	3.366	V	A
8.3	レギュレータ ドロップアウト電圧	$V_{VS2} > 3V$, I _{VCC_μC} = -15 mA	VCC_μC	V _{D1}	-	100	150	mV	A
8.4	レギュレータ ドロップアウト電圧	$V_{VS2} > 3V$, I _{VCC_μC} = -50mA	VCC_μC	V _{D2}	-	300	500	mV	A
8.5	ライン レギュレーション(max)	$4V < V_{VS2} < 18V$	VCC_μC	V _{VCC_μC_line}	-	-	0.2	%	A
8.6	ロード レギュレーション(max)	$5mA < I_{VCC_μC} < 50mA$	VCC_μC	V _{VCC_μC_load}	-	-	0.5	%	A
8.7	出力電流制限	$V_{VS2} > 4V$	VCC_μC	I _{VCC_μC_lim}	-	-180	-120	mA	A
8.8	負荷容量	MLC コンデンサ	VCC_μC	C _{load}	3.5	4.7	-	μF	D
8.9	VCC_μC 低電圧しきい値 (NRES_int は Low)	VCC_μC 基準 $V_{VS2} > 4V$	VCC_μC	V _{VCC_μC_uv_dn}	2.2	2.5	2.8	V	A
	VCC_μC 低電圧しきい値 (NRES_int は High)	VCC_μC 基準 $V_{VS2} > 4V$	VCC_μC	V _{VCC_μC_uv_up}	2.4	2.6	2.9	V	A
8.10	VCC_μC 低電圧しきい値 ヒステリシス	$V_{VS2} > 4V$	VCC_μC	V _{VCC_μC_hys_uv}	100	200	300	mV	A
8.11	$V_{VS2} > 4V$ から V _{VCC_μC} = 2.8V までの立ち上がり時間	C _{VCC_μC} > 3.5 μF I _{load} = -5 mA @ VCC_μC	VCC_μC	t _{VCC_μC}	-	1	1.5	ms	A
VCC_μC (5.0V)									
9.1	出力電圧	$5.5V < V_{VS2} < 18V$ (0~50 mA)	VCC_μC	V _{VCC_μC_vnor}	4.9	-	5.1	V	A
		$6V < V_{VS2} < 18V$ (0~85 mA)	VCC_μC	V _{VCC_μC_vnor}	4.9	-	5.1	V	B
9.2	低 V _{VS2} 時の V _{VCC_μC} 出力電圧	$4V < V_{VS2} < 5.5V$	VCC_μC	V _{VCC_μC_low}	$V_{VS2} - V_D$	-	5.1	V	A
9.3	レギュレータ ドロップアウト電圧	$V_{VS2} > 4V$, I _{VCC_μC} = -20 mA	VCC_μC	V _{D1}	-	100	200	mV	A
9.4	レギュレータ ドロップアウト電圧	$V_{VS2} > 4V$, I _{VCC_μC} = -50mA	VCC_μC	V _{D2}	-	300	500	mV	A
9.5	レギュレータ ドロップアウト電圧	$V_{VS2} > 3.3V$, I _{VCC_μC} = -15mA	VCC_μC	V _{D3}	-	-	150	mV	A
9.6	ライン レギュレーション(max)	$5.5V < V_{VS2} < 18V$	VCC_μC	V _{VCC_μC_line}	-	-	0.2	%	A

.....続き

No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
9.7	ロードレギュレーション(max)	5mA < I _{VCC_μC} < 50mA	VCC_μC	VCC_μCload	-	-	0.5	%	A
9.8	出力電流制限	V _{VS2} > 5.5V	VCC_μC	I _{VCC_μC_lim}	-	-180	-120	mA	A
9.9	負荷容量	MLC コンデンサ	VCC_μC	C _{load}	3.5	4.7	-	μF	D
9.10	VCC_μC 低電圧しきい値 (NRES_int は Low)	VCC_μC 基準 V _{VS2} > 5.5V	VCC_μC	V _{VCC_μC_th_uv_down}	4.2	4.4	4.6	V	A
	VCC_μC 低電圧しきい値 (NRES_int は High)	VCC_μC 基準 V _{VS2} > 5.5V	VCC_μC	V _{VCC_μC_th_uv_up}	4.3	4.6	4.8	V	A
9.11	VCC_μC 低電圧しきい値 ヒステリシス	VCC_μC 基準 V _{VS2} > 5.5V	VCC_μC	V _{VCC_μC_hys_uv}	100	200	300	mV	A
9.12	V _{VS2} > 5.5V から V _{VCC_μC} = 4.3V までの立ち上がり時間	C _{VCC_μC} = 4.7 μF I _{load} = -5 mA @ VCC_μC	VCC_μC	t _{VCC_μC}	-	1	1.5	ms	A
LIN2 バスドライババス負荷条件: Load 1 (小負荷): 1 nF/1 kΩ, Load 2 (大負荷): 10 nF/500Ω/C_{RXD_LIN2} = 20 pF, Load 3 (中負荷): 6.8nF/660Ω, 抜き取り検査による特性化(適正タイミングパラメータは表内の No.12.7/12.8 (20kb/s)と No.12.9/12.10 (10.4kb/s)で指定)									
10.1	ドライバリセッシブ出力電圧	Load1 / Load2	-	V _{BUSrec}	0.9 * V _{VS2}	-	V _{VS2}	V	A
10.2	ドライバドミナント電圧	V _{VS2} = 7V, R _{load} = 500Ω	-	V _{LoSUP}	-	-	1.2	V	A
10.3	ドライバドミナント電圧	V _{VS2} = 18V, R _{load} = 500Ω	-	V _{HiSUP}	-	-	2	V	A
10.4	ドライバドミナント電圧	V _{VS2} = 7V, R _{load} = 1000Ω	-	V _{LoSUP_1k}	0.6	-	-	V	A
10.5	ドライバドミナント電圧	V _{VS2} = 18V, R _{load} = 1000Ω	-	V _{HiSUP_1k}	0.8	-	-	V	A
10.6	V _{VS2} へのプルアップ抵抗	直列ダイオードが必須	-	R _{LIN2}	20	30	47	kΩ	A
10.7	直列ダイオードでの電圧降下	抵抗 R _{LIN2} のプルアップ経路において I _{SerDiode} = 10 mA	-	V _{SerDiode}	0.4	-	1.0	V	D
10.8	LIN2 電流制限 V _{BUS} = V _{VBat_max}	-	-	I _{BUS_LIM}	40	120	200	mA	A
10.9	レシーバ入力リーク電流 (指定のプルアップ抵抗を含む)	入力リーク電流 (ドライバ Off) V _{BUS} = 0V V _{VBat} = 2V	-	I _{BUS_PAS_dom}	-1	-0.35	-	mA	A
10.10	リーク電流 LIN2 リセッシブ	ドライバ Off 8V < V _{Vbat} < 18V 8V < V _{BUS} < 18V V _{BUS} >= V _{Vbat}	-	I _{BUS_PAS_rec}	-	10	20	μA	A
10.11	リーク電流 制御ユニットをグラウンドから切断時 ローカルグラウンドの喪失が他のネットワーク内の通信に影響を及ぼさない必要がある	GND _{Device} = V _{VS2} V _{VBat} = 12V 0V < V _{BUS} < 18V	-	I _{BUS_NO_gnd}	-10	+0.5	+10	μA	A
10.12	バッテリー切断時のリーク電流 ノードはこの条件で流れる電流に耐える必要がある バスはこの条件で動作を維持できる必要がある	V _{Bat} 切断 V _{SUP_Device} = GND 0V < V _{BUS} < 18V	-	I _{BUS_NO_bat}	-	0.1	2	μA	A
10.13	LIN2 ピン静電容量(GND に対して)	-	-	C _{LIN2}	-	-	20	pF	D
LIN2 バスレシーバ									
11.1	レシーバしきい値の中央値	V _{BUS_CNT} = (V _{th_dom} + V _{th_rec})/2	-	V _{BUS_CNT}	0.475 * V _{VS2}	0.5 * V _{VS2} / 2	0.525 * V _{VS2}	V	A
11.2	レシーバドミナント状態	V _{EN_LIN2} = 5V/3.3V	-	V _{BUSdom}	-27	-	0.4 * V _{VS2}	V	A
11.3	レシーバリセッシブ状態	V _{EN_LIN2} = 5V/3.3V	-	V _{BUSrec}	0.6 * V _{VS2}	-	40	V	A

.....続き									
No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
11.4	レシーバ入力ヒステリシス	$V_{hys} = V_{th_rec} - V_{th_dom}$	-	V_{BUShys}	$0.028 * V_{VS2}$	$0.1 * V_{VS2}$	$0.175 * V_{VS2}$	V	A
11.5	事前復帰検出 LIN2 High レベル入力電圧	-	-	V_{LIN2H}	$V_{VS2} - 2$	-	$V_{VS2} + 0.3$	V	A
11.6	事前復帰検出 LIN2 Low レベル入力電圧	LIN レシーバはアクティブ	-	V_{LIN2L}	-27	-	$V_{VS2} - 3.3$	V	A
内部タイマ LIN2 デバイス									
12.1	LIN2 バスを介する復帰のドミナントタイム	$V_{LIN2} = 0V$	-	t_{bus}	50	100	150	μs	A
12.2	EN_LIN2 ピンを介するモード変更 (Fail-Safe→Normal)の時間遅延	$V_{EN_LIN2} = 5V/3.3V$	-	t_{norm}	5	15	20	μs	A
12.3	EN_LIN2 ピンを介するモード変更 (Normal→スリープ)の時間遅延	$V_{EN_LIN2} = 0V$	-	t_{d_sleep}	5	15	20	μs	A
12.4	モード変更(Normal→Sleep)における EN_LIN2 と TXD_LIN2 の間の時間遅延	$V_{EN_LIN2} = 0V$	-	t_d	-	-	3.2	μs	D
12.5	TXD ドミナント タイムアウト時間	$V_{TXD_LIN2} = 0V$	-	$t_{to(dom)_LIN2}$	20	40	60	ms	A
12.6	EN_LIN2 ピンを介するモード変更 (Silent→Normal)の時間遅延	$V_{EN_LIN2} = 5V/3.3V$	-	t_{s_n}	5	15	40	μs	A
12.7	デューティサイクル 1	$TH_{Rec(max)} = 0.744 \times V_{VS}$ $TH_{Dom(max)} = 0.581 \times V_{VS}$ $V_{VS} = 7.0 \sim 18V$ $t_{Bit} = 50 \mu s$ $D1 = t_{bus_rec(min)} / (2 \times t_{Bit})$	LIN2	D1	0.396	-	-	-	A
12.8	デューティサイクル 2	$TH_{Rec(min)} = 0.422 \times V_{VS}$ $TH_{Dom(min)} = 0.284 \times V_{VS}$ $V_{VS} = 7.6 \sim 18V$ $t_{Bit} = 50 \mu s$ $D2 = t_{bus_rec(max)} / (2 \times t_{Bit})$	LIN2	D2	-	-	0.581	-	A
12.9	デューティサイクル 3	$TH_{Rec(max)} = 0.778 \times V_{VS}$ $TH_{Dom(max)} = 0.616 \times V_{VS}$ $V_{VS} = 7.0 \sim 18V$ $t_{Bit} = 96 \mu s$ $D1 = t_{bus_rec(min)} / (2 \times t_{Bit})$	LIN2	D3	0.417	-	-	-	A
12.10	デューティサイクル 4	$TH_{Rec(min)} = 0.389 \times V_{VS}$ $TH_{Dom(min)} = 0.251 \times V_{VS}$ $V_{VS} = 7.6 \sim 18V$ $t_{Bit} = 96 \mu s$ $D1 = t_{bus_rec(max)} / (2 \times t_{Bit})$	LIN2	D4	-	-	0.590	-	A
12.11	LIN2 の立ち上がり/立ち下がりエッジスローブ時間	$V_{VS2} = 7.0 \sim 18V$	-	V_{LIN2L}	3.5	-	22.5	μs	A
LIN2 物理層 LIN2 レシーバの LIN2 デバイスレシーバ電氣的 AC パラメータ、RXD 負荷条件: $C_{RXD_LIN2} = 20 pF$									
13.1	レシーバ伝播遅延	$V_{VS2} = 7.0 \sim 18V$ $t_{rx_pd} = \max(t_{rx_pdr}, t_{rx_pdf})$	-	t_{rx_pd}	-	-	6	μs	A
13.2	レシーバ伝播遅延の対称性(立ち上がりエッジ - 立ち下がりエッジ)	$V_{VS2} = 7.0 \sim 18V$ $t_{rx_sym} = t_{rx_pdr} - t_{rx_pdf}$	-	t_{rx_sym}	-2	-	+2	μs	A

.....続き

No.	パラメータ	試験条件	ピン	記号	Min.	Typ.	Max.	単位	タイプ*
Note:									
	<ul style="list-style-type: none"> A = 全数検査 B = 全数相間検査 C = 抜き取り検査による特性化 D = 設計パラメータ 								

図 5-1. CAN トランシーバ タイミング 1





図 5-2. CAN トランシーバ タイミング 2



6. 应用回路

图 6-1. 代表的应用回路(ATA6580、ATA6585)




图 6-2. 代表的应回回路(ATA6581、ATA6586)




图 6-3. 代表的应用回路(ATA6582、ATA6583、ATA6587、ATA6588)






図 6-4. ATA658x 試験回路




7. パッケージ情報

パッケージのマーキング情報

18-Lead 4.5x3mm VDFN




Example




凡例:	XX...X	お客様固有情報
	Y	年コード (西暦の下 1 桁)
	YY	年コード (西暦の下 2 桁)
	WW	週コード (1 月 1 日の週を「01」とする)
	NNN	英数字のトレーサビリティコード
	(e3)	無光沢スズ (Sn) めっきの使用を示す鉛フリーの JEDEC [®] マーク
	*	このパッケージは鉛フリーです。鉛フリー JEDEC マーク ((e3)) は外箱に表記しています。

Note: Microchip 社の製品番号が 1 行に収まりきらない場合は複数行を使います。その場合、お客様固有情報に使える文字数が制限されます。

26-Lead 6.5x3mm VDFN




Example



凡例:	XX...X	お客様固有情報
	Y	年コード (西暦の下1桁)
	YY	年コード (西暦の下2桁)
	WW	週コード (1月1日の週を「01」とする)
	NNN	英数字のトレーサビリティコード
	ⓔ3	無光沢スズ (Sn) めっきの使用を示す鉛フリーの JEDEC [®] マーク
	*	このパッケージは鉛フリーです。鉛フリー JEDC マーク (ⓔ3) は外箱に表記しています。
Note:	Microchip 社の製品番号が 1 行に収まりきらない場合は複数行を使います。その場合、お客様固有情報に使える文字数が制限されます。	

18-Lead Very Thin Dual Flatpack No-Lead Package (QQB) 4.5x3 mm Body (VDFN) With Stepped Wettable Flanks


Note: For the most current package drawings, please see the Microchip Packaging Specification located at <http://www.microchip.com/packaging>



Microchip Technology Drawing C04-21458 Rev. B Sheet 1 of 2

18-Lead Very Thin Dual Flatpack No-Lead Package (QQB) 4.5x3 mm Body (VDFN) With Stepped Wettable Flanks

Note: For the most current package drawings, please see the Microchip Packaging Specification located at <http://www.microchip.com/packaging>



		Units	MILLIMETERS		
Dimension Limits			MIN	NOM	MAX
Number of Terminals	N		18		
Pitch	e		0.50 BSC		
Overall Height	A	0.80	0.90	1.00	
Standoff	A1	0.00	0.03	0.05	
Terminal Thickness	A3	0.203 REF			
Overall Length	D	4.50 BSC			
Exposed Pad Length	D2	3.80	3.90	4.00	
Overall Width	E	3.00 BSC			
Exposed Pad Width	E2	1.50	1.60	1.70	
Terminal Width	b	0.20	0.25	0.30	
Terminal Length	L	0.35	0.40	0.45	
Terminal-to-Exposed-Pad	K	0.20	-	-	
Wettable Flank Step	A4	0.10	-	0.19	
Wettable Flank Step	E3	-	-	0.085	

Notes:

- Pin 1 visual index feature may vary, but must be located within the hatched area.
- Package is saw singulated
- Dimensioning and tolerancing per ASME Y14.5M


BSC: Basic Dimension. Theoretically exact value shown without tolerances.

REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-21458 Rev. B Sheet 2 of 2

18-Lead Very Thin Dual Flatpack No-Lead Package (QQB) 4.5x3 mm Body (VDFN) With Stepped Wettable Flanks

Note: For the most current package drawings, please see the Microchip Packaging Specification located at <http://www.microchip.com/packaging>



RECOMMENDED LAND PATTERN

Dimension Limits	Units	MILLIMETERS		
		MIN	NOM	MAX
Contact Pitch	E	0.50 BSC		
Optional Center Pad Width	X2			4.00
Optional Center Pad Length	Y2			1.70
Contact Pad Spacing	C		3.00	
Contact Pad Width (X20)	X1			0.30
Contact Pad Length (X20)	Y1			0.85
Pin 1 Index Chamfer	CH		0.25	
Contact Pad to Center Pad (X18)	G1	0.20		
Contact Pad to Contact Pad (X16)	G2	0.20		
Thermal Via Diameter	V		0.30	
Thermal Via Pitch	EV		1.00	


Notes:

- Dimensioning and tolerancing per ASME Y14.5M
BSC: Basic Dimension. Theoretically exact value shown without tolerances.
- For best soldering results, thermal vias, if used, should be filled or tented to avoid solder loss during reflow process

Microchip Technology Drawing C04-23458 Rev. B

**26-Lead Very Thin Dual Flatpack No-Lead Package (QRB) 6.5x3 mm Body (VDFN)
 With Stepped Wettable Flank**


Note: For the most current package drawings, please see the Microchip Packaging Specification located at <http://www.microchip.com/packaging>



Microchip Technology Drawing C04-21459 Rev. B Sheet 1 of 2

26-Lead Very Thin Dual Flatpack No-Lead Package (QRB) 6.5x3 mm Body (VDFN) With Stepped Wettable Flank

Note: For the most current package drawings, please see the Microchip Packaging Specification located at <http://www.microchip.com/packaging>



Dimension Limits	Units	MILLIMETERS		
		MIN	NOM	MAX
Number of Terminals	N	26		
Pitch	e	0.50 BSC		
Overall Height	A	0.80	0.90	1.00
Standoff	A1	0.00	0.03	0.05
Terminal Thickness	A3	0.203 REF		
Overall Length	D	6.50 BSC		
Exposed Pad Length	D2	5.80	5.90	6.00
Overall Width	E	3.00 BSC		
Exposed Pad Width	E2	1.50	1.60	1.70
Terminal Width	b	0.20	0.25	0.30
Terminal Length	L	0.35	0.40	0.45
Terminal-to-Exposed-Pad	K	0.20	-	-
Wettable Flank Step	A4	0.10	-	0.19
Wettable Flank Step	E3	-	-	0.085


Notes:

- Pin 1 visual index feature may vary, but must be located within the hatched area.
- Package is saw singulated
- Dimensioning and tolerancing per ASME Y14.5M
 - BSC: Basic Dimension. Theoretically exact value shown without tolerances.
 - REF: Reference Dimension, usually without tolerance, for information purposes only.

Microchip Technology Drawing C04-21459 Rev. B Sheet 2 of 2

**26-Lead Very Thin Dual Flatpack No-Lead Package (QRB) 6.5x3 mm Body (VDFN)
With Stepped Wettable Flanks**

Note: For the most current package drawings, please see the Microchip Packaging Specification located at <http://www.microchip.com/packaging>



RECOMMENDED LAND PATTERN

Dimension Limits	Units	MILLIMETERS		
		MIN	NOM	MAX
Contact Pitch	E	0.50 BSC		
Optional Center Pad Width	X2			6.00
Optional Center Pad Length	Y2			1.70
Contact Pad Spacing	C		3.00	
Contact Pad Width (X20)	X1			0.30
Contact Pad Length (X20)	Y1			0.85
Pin 1 Index Chamfer	CH		0.25	
Contact Pad to Center Pad (X26)	G1	0.20		
Contact Pad to Contact Pad (X24)	G2	0.20		
Thermal Via Diameter	V		0.30	
Thermal Via Pitch	EV		1.00	

Notes:

- Dimensioning and tolerancing per ASME Y14.5M
BSC: Basic Dimension. Theoretically exact value shown without tolerances.
- For best soldering results, thermal vias, if used, should be filled or tented to avoid solder loss during reflow process

Microchip Technology Drawing C04-23459 Rev. B

8. 改訂履歴

リビジョン B (2024 年 3 月)

- 1. 「ピン配置」内のパッケージサイズを訂正しました。
- 4. 「温度特性」内の製品番号を訂正しました。
- 2.14.1. 「概要」に SPI 転送の第 1 バイトに関する説明を追加しました。
- その他、編集上の変更を加えました。

リビジョン A (2024 年 2 月)

本書は初版です。

Microchip 社情報

Microchip 社ウェブサイト

Microchip 社はウェブサイト(www.microchip.com)を通してオンライン サポートを提供しています。当ウェブサイトでは、お客様に役立つ情報やファイルを簡単に見つけ出せます。以下を含む各種の情報をご覧になれます。

- **製品サポート** - データシートとエラッタ、アプリケーション ノートとサンプル プログラム、設計リソース、ユーザガイドとハードウェア サポート文書、最新のソフトウェアと過去のソフトウェア
- **技術サポート** - FAQ(よく寄せられる質問)、技術サポートのご依頼、オンライン ディスカッショングループ、Microchip 社のデザイン パートナー プログラムおよびメンバーリスト
- **ご注文とお問い合わせ** - 製品セレクトと注文ガイド、最新プレスリリース、セミナー/イベントの一覧、お問い合わせ先(営業所/正規代理店)の一覧

製品変更通知サービス

Microchip 社の製品変更通知サービスは、お客様に Microchip 社製品の最新情報をお届けする配信サービスです。ご興味のある製品ファミリまたは開発ツールに関する変更、更新、リビジョン、エラッタ情報をいち早くメールにてお知らせします。

<http://www.microchip.com/pcn> にアクセスし、登録手続きをしてください。

カスタマサポート

Microchip 社製品をお使いのお客様は、以下のチャンネルからサポートをご利用になれます。

- 正規代理店
- 技術サポート

サポートは正規代理店にお問い合わせください。各地の営業所もご利用になれます。本書の最後のページに各国の営業所の一覧を記載しています。

技術サポートは以下のウェブページからもご利用になれます。

www.microchip.com/support

製品識別システム

ご注文や製品の価格、納期につきましては弊社または正規代理店にお問い合わせください。

製品番号	-	XX	X	X	X	-	XXX
デバイス	パッケージ	テープ& リール オプション	パッケージ の指令への 準拠	温度レンジ		認証	

デバイス:	ATA658x	
パッケージ:	GT	VDFN18
	GU	VDFN26
テープ&リール オプション:	Q	直径 330 mm テープ&リール ⁽¹⁾
パッケージの指令への準拠:	W	PRoHS に準拠 ⁽³⁾
温度レンジ:	0	温度グレード 0 (-40~+150 °C)
	1	温度グレード 1 (-40~+125 °C)
認証	VAO	標準車載対応品

例:

- ATA6580-GTQW0-VAO:CAN トランシーバ(選択的復帰なし)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 0
- ATA6580-GTQW1-VAO:CAN トランシーバ(選択的復帰なし)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 1
- ATA6581-GTQW0-VAO:LIN トランシーバ、CAN トランシーバ(選択的復帰なし)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 0
- ATA6581-GTQW1-VAO:LIN トランシーバ、CAN トランシーバ(選択的復帰なし)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 1
- ATA6582-GUQW1-VAO:CAN トランシーバ(選択的復帰なし)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=5V、グレード 1
- ATA6583-GUQW1-VAO:CAN トランシーバ(選択的復帰なし)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=3.3V、グレード 1
- ATA6585-GTQW0-VAO:CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 0
- ATA6585-GTQW1-VAO:CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 1
- ATA6586-GTQW0-VAO:LIN トランシーバ、CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 0
- ATA6586-GTQW1-VAO:LIN トランシーバ、CAN トランシーバ(選択的復帰あり)、CAN FD 対応、VCC=5V、VCC_SENSOR=5V/3.3V、グレード 1
- ATA6587-GUQW1-VAO:CAN トランシーバ(選択的復帰あり)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=5V、グレード 1
- ATA6588-GUQW1-VAO:CAN トランシーバ(選択的復帰あり)、CAN FD 対応、2x LIN トランシーバ、VCC=5V、VCC_SENSOR=5V/3.3V、VCC_μC=3.3V、グレード 1

Note:

1. テープ&リールの識別情報は、カタログの製品番号説明に記載しています。これは製品の注文時に使う識別情報であり、デバイスのパッケージには印刷していません。テープ&リールが選択できるパッケージの在庫/供給状況は正規代理店にお問い合わせください。
2. 小型パッケージ オプションがご利用になれる場合があります。小型パッケージについては www.microchip.com/packaging をご覧になるか、弊社正規代理店までお問い合わせください。
3. RoHS 準拠: 均質材料中の臭素(Br)と塩素(Cl)の最大許容濃度はそれぞれ 0.09% (900 ppm)、臭素と塩素の合計濃度は 0.15% (1500 ppm)未満、均質材料中のアンチモン(Sb)の最大許容濃度は 0.09% (900 ppm)

Microchip 社のデバイスコード保護機能

Microchip 社製品のコード保護機能について以下の点にご注意ください。

- Microchip 社製品は、該当する Microchip 社データシートに記載の仕様を満たしています。
- Microchip 社では、通常の条件ならびに仕様に従って使った場合、Microchip 社製品のセキュリティレベルは、現在市場に流通している同種製品の中でも最も高度であると考えています。
- Microchip 社はその知的財産権を重視し、積極的に保護しています。Microchip 社製品のコード保護機能の侵害は固く禁じられており、デジタル ミレニアム著作権法に違反します。
- Microchip 社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保護機能とは、Microchip 社が製品を「解読不能」として保証するものではありません。コード保護機能は常に進歩しています。Microchip 社では、常に製品のコード保護機能の改善に取り組んでいます。

法律上の注意点

本書および本書に記載されている情報は、Microchip 社製品を設計、テスト、お客様のアプリケーションと統合する目的を含め、Microchip 社製品に対してのみ使用する事ができます。

それ以外の方法でこの情報を使用する事はこれらの条項に違反します。デバイス アプリケーションの情報は、ユーザの便宜のためにのみ提供されるものであり、更新によって変更となる事があります。お客様のアプリケーションが仕様を満たす事を保証する責任は、お客様にあります。その他のサポートについては、弊社または代理店にお問い合わせになるか、www.microchip.com/en-us/support/design-help/client-support-services をご覧ください。

Microchip 社は本書の情報を「現状のまま」で提供しています。

Microchip 社は明示的、暗黙的、書面、口頭、法定のいずれであるかを問わず、本書に記載されている情報に関して、非侵害性、商品性、特定目的への適合性の暗黙的保証、または状態、品質、性能に関する保証をはじめとするいかなる類の表明も保証も行いません。

いかなる場合も Microchip 社は、本情報またはその使用に関連する間接的、特殊的、懲罰的、偶発的、または必然的損失、損害、費用、経費のいかににかかわらず、また Microchip 社がそのような損害が生じる可能性について報告を受けていた場合あるいは損害が予測可能であった場合でも、一切の責任を負いません。法律で認められる最大限の範囲を適用しようとも、本情報またはその使用に関連する一切の申し立てに対する Microchip 社の責任限度額は、使用者が当該情報に関連して Microchip 社に直接支払った額を超えません。

Microchip 社の明示的な書面による承認なしに、生命維持装置あるいは生命安全用途に Microchip 社の製品を使用する事は全て購入者のリスクとし、また購入者はこれによって発生したあらゆる損害、クレーム、訴訟、費用に関して、Microchip 社は擁護され、免責され、損害をうけない事に同意するものとします。特に明記しない場合、暗黙的あるいは明示的を問わず、Microchip 社が知的財産権を保有しているライセンスは一切譲渡されません。

商標

Microchip 社の名称とロゴ、Microchip ロゴ、Adaptec、AVR、AVR ロゴ、AVR Freaks、BesTime、BitCloud、CryptoMemory、CryptoRF、dsPIC、flexPWR、HELDO、IGLOO、JukeBlox、KeeLoq、Kleer、LANCheck、LinkMD、maXStylus、maXTouch、MediaLB、megaAVR、Microsemi、Microsemi ロゴ、MOST、MOST ロゴ、MPLAB、OptoLyzer、PIC、picoPower、PICSTART、PIC32 ロゴ、PolarFire、Prochip Designer、QTouch、SAM-BA、SenGenuity、SpyNIC、SST、SST ロゴ、SuperFlash、Symmetricom、SyncServer、Tachyon、TimeSource、tinyAVR、UNI/O、Vectron、XMEGA は米国およびその他の国における Microchip Technology Incorporated の登録商標です。

AgileSwitch、ClockWorks、The Embedded Control Solutions Company、EtherSynch、Flashtec、Hyper Speed Control、HyperLight Load、Libero、motorBench、mTouch、Powermite 3、Precision Edge、ProASIC、ProASIC Plus、ProASIC Plus ロゴ、Quiet-Wire、SmartFusion、SyncWorld、TimeCesium、TimeHub、TimePictra、TimeProvider、ZL は米国における Microchip Technology Incorporated の登録商標です。

Adjacent Key Suppression、AKS、Analog-for-the-Digital Age、Any Capacitor、AnyIn、AnyOut、Augmented Switching、BlueSky、BodyCom、Clockstudio、CodeGuard、CryptoAuthentication、CryptoAutomotive、CryptoCompanion、CryptoController、dsPICDEM、dsPICDEM.net、Dynamic Average Matching、DAM、ECAN、Espresso T1S、EtherGREEN、EyeOpen、GridTime、IdealBridge、IGaT、In-Circuit Serial Programming、ICSP、INICnet、Intelligent Paralleling、IntelliMOS、Inter-Chip Connectivity、JitterBlocker、Knob-on-Display、MarginLink、maxCrypto、maxView、memBrain、Mindi、MiWi、MPASM、MPF、MPLAB Certified ロゴ、MPLIB、MPLINK、mSiC、MultiTRAK、NetDetach、Omniscient Code Generation、PICDEM、PICDEM.net、PICKit、PICtail、Power MOS IV、Power MOS 7、PowerSmart、PureSilicon、QMatrix、REAL ICE、Ripple Blocker、RTAX、RTG4、SAM-ICE、Serial Quad I/O、simpleMAP、SimpliPHY、SmartBuffer、SmartHLS、SMART-I.S.、storClad、SQL、SuperSwitcher、SuperSwitcher II、Switchtec、SynchroPHY、Total Endurance、Trusted Time、TSHARC、Turing、USBCheck、VariSense、VectorBlox、VeriPHY、ViewSpan、WiperLock、XpressConnect、ZENA は米国およびその他の国における Microchip Technology Incorporated の商標です。

SQTP は米国における Microchip Technology Incorporated のサービス マークです。

Adaptec ロゴ、Frequency on Demand、Silicon Storage Technology、Symmcom はその他の国における Microchip Technology Incorporated の登録商標です。

GestIC は、その他の国における Microchip Technology Germany II GmbH & Co. KG (Microchip Technology Inc.の子会社)の登録商標です。

その他の商標は各社に帰属します。

© 2024, Microchip Technology Incorporated and its subsidiaries. All Rights Reserved.

ISBN: 978-1-6683-4979-3

品質管理システム

Microchip 社の品質管理システムについては www.microchip.com/quality をご覧ください。

各国の営業所とサービス

北米	アジア/太平洋	アジア/太平洋	ヨーロッパ
本社 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel:480-792-7200 Fax:480-792-7277 技術サポート: http://www.microchip.com/support URL: www.microchip.com	オーストラリア - シドニー Tel:61-2-9868-6733 中国 - 北京 Tel:86-10-8569-7000 中国 - 成都 Tel:86-28-8665-5511 中国 - 重慶 Tel:86-23-8980-9588 中国 - 東莞 Tel:86-769-8702-9880 中国 - 広州 Tel:86-20-8755-8029 中国 - 杭州 Tel:86-571-8792-8115 中国 - 香港 SAR Tel:852-2943-5100 中国 - 南京 Tel:86-25-8473-2460 中国 - 青島 Tel:86-532-8502-7355 中国 - 上海 Tel:86-21-3326-8000 中国 - 瀋陽 Tel:86-24-2334-2829 中国 - 深圳 Tel:86-755-8864-2200 中国 - 蘇州 Tel:86-186-6233-1526 中国 - 武漢 Tel:86-27-5980-5300 中国 - 西安 Tel:86-29-8833-7252 中国 - 廈門 Tel:86-592-2388138 中国 - 珠海 Tel:86-756-3210040	インド - バンガロール Tel:91-80-3090-4444 インド - ニューデリー Tel:91-11-4160-8631 インド - プネ Tel:91-20-4121-0141 日本 - 大阪 Tel:81-6-6152-7160 日本 - 東京 Tel:81-3-6880-3770 韓国 - 大邱 Tel:82-53-744-4301 韓国 - ソウル Tel:82-2-554-7200 マレーシア - クアラルンプール Tel:60-3-7651-7906 マレーシア - ペナン Tel:60-4-227-8870 フィリピン - マニラ Tel:63-2-634-9065 シンガポール Tel:65-6334-8870 台湾 - 新竹 Tel:886-3-577-8366 台湾 - 高雄 Tel:886-7-213-7830 台湾 - 台北 Tel:886-2-2508-8600 タイ - バンコク Tel:66-2-694-1351 ベトナム - ホーチミン Tel:84-28-5448-2100	オーストリア - ヴェルス Tel:43-7242-2244-39 Fax:43-7242-2244-393 デンマーク - コペンハーゲン Tel:45-4485-5910 Fax:45-4485-2829 フィンランド - エスポー Tel:358-9-4520-820 フランス - パリ Tel:33-1-69-53-63-20 Fax:33-1-69-30-90-79 ドイツ - ガーヒング Tel:49-8931-9700 ドイツ - ハーン Tel:49-2129-3766400 ドイツ - ハイムブロン Tel:49-7131-72400 ドイツ - カールスルーエ Tel:49-721-625370 ドイツ - ミュンヘン Tel:49-89-627-144-0 Fax:49(-89/-627)-144/-44 ドイツ - ローゼンハイム Tel:49-8031-354-560 イスラエル - ラーナナ Tel:972-9-744-7705 イタリア - ミラノ Tel:39-0331-742611 Fax:39-0331-466781 イタリア - パドヴァ Tel:39-049-7625286 オランダ - ドリュエネン Tel:31-416-690399 Fax:31-416-690340 ノルウェー - トロンハイム Tel:47-7288-4388 ポーランド - ワルシャワ Tel:48-22-3325737 ルーマニア - ブカレスト Tel:40-21-407-87-50 スペイン - マドリッド Tel:34-91-708-08-90 Fax:34-91-708-08-91 スウェーデン - ヨーテボリ Tel:46-31-704-60-40 スウェーデン - ストックホルム Tel:46-8-5090-4654 イギリス - ウォーキンガム Tel:44-118-921-5800 Fax:44-118-921-5820